インテルのみ表示可能 — GUID: qyh1523608013613
Ixiasoft
1.1. リリース情報
1.2. デバイスファミリー・サポート
1.3. Signals
1.4. パラメーター
1.5. レジスター・マップ
1.6. Intel® FPGA IPの使用
1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン
1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス
1.9. インテル HALドライバー
1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ
1.11. Generic Serial Flash Interface Intel® FPGA IPユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: qyh1523608013613
Ixiasoft
1.7.4. インテル® Quartus® Primeプロジェクトへのモジュールの統合
- インテル® Quartus® Prime ソフトウェアで、Assignment > Settingsを選択します。
- Settingsウィンドウで、合成フォルダーにあるgeneric_flash_access.qysファイルを追加し、Applyをクリックします。
- generic_flash_access.qysファイルは、 Filesディレクトリの下に表示されます。ファイルを右クリックし、Set as Top-Level Entityを選択します。
- ハードウェアシステムが入力ピンと出力ピンを決定できるようにするには、Processing > Start > Start Analysis and Elaborationに進みます。
- Assignments > Pin Plannerに移動してピン割り当てを開始し、PIN_L14はclk_clkとして、PIN_AA26はreset_reset_nとして割り当てます。
- Assignments > Device > Device and Pin Options > Configurationに移動し、 Configuration schemeをActive Serial x1に変更します。
- ハードウェアシステムの完全なコンパイルを実行するには、Processing > Start > Start Analysis and Synthesisに進みます。