インテル® FPGA IPの汎用シリアル・フラッシュ・インターフェイスのユーザーガイド

ダウンロード PDF
ID 683419
日付 4/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド x
1.1. リリース情報 1.2. デバイスファミリー・サポート 1.3. Signals 1.4. パラメーター 1.5. レジスター・マップ 1.6. Intel® FPGA IPの使用 1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン 1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス 1.9. インテル HALドライバー 1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ 1.11. Generic Serial Flash Interface Intel® FPGA IPユーザーガイドの改訂履歴
1.6. Intel® FPGA IPの使用 x
1.6.1. コントロール・ステータス・レジスターのバイトイネーブル 1.6.2. メモリー操作 1.6.3. バイトイネーブル 1.6.4. I/Oピンの制約
1.6.3. バイトイネーブル x
1.6.3.1. バイトイネーブルのサポート
1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン x
1.7.1. ハードウェアおよびソフトウェア要件 1.7.2. 機能の説明 1.7.3. Nios® IIハードウェアシステムの作成 1.7.4. インテル® Quartus® Primeプロジェクトへのモジュールの統合 1.7.5. .sofファイルのプログラミング　 1.7.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築
1.7.2. 機能の説明 x
1.7.2.1. リファレンス・デザインのコンポーネント 1.7.2.2. リファレンス・デザインアプリケーション・プログラム
1.7.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築 x
1.7.6.1. リファレンス・デザインのインストール
1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス x
1.8.1. 動作コードを必要とするフラッシュ動作　 1.8.2. フラッシュレジスターを読み取るためのフラッシュ操作 1.8.3. フラッシュレジスターを書き込むためのフラッシュ操作 1.8.4. アドレスを必要とするフラッシュ操作 1.8.5. フラッシュからメモリーを読み取る 1.8.6. フラッシュのプログラミング
1.9. インテル HALドライバー x
1.9.1. ドライバーのAPI
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド

1.7.2.2. リファレンス・デザインアプリケーション・プログラム

図 6. リファレンス・デザインのアプリケーション・プログラムのフロー図
フロー図のシーケンスの説明：
  1. アプリケーション・プログラムは、FPGAに接続されているフラッシュデバイスを識別することから始まります。
    注: フラッシュデバイスは、このリファレンス・デザインのみを示すためのサンプルとして機能します。
  2. アプリケーション・プログラムはセクター保護を実行し、保護されたセクターを消去します。
    1. セクター保護を実行するには、アプリケーション・プログラムは次のとおりです。
      1. writeenableコマンドを実行します。
      2. ステータスレジスター書き込みコマンドを実行して、ブロックプロテクト（BP）ビットとトップ/ボトム（TB）ビットを設定します。
      3. ポーリングは、書き込み進行中（WIP）ビット（ステータスレジスターのビット0）を、0（準備完了）を返すまで書き込みます。
      4. ステータスレジスターの読み取りコマンドを実行して、セクター保護操作が成功したか失敗したかを確認します。
    2. セクター消去を実行するには、アプリケーション・プログラムは次のようにします。
      1. writeenableコマンドを実行します。
      2. セクター消去コマンドを実行します。
      3. ポーリングは、書き込み中（WIP）ビット（ステータスレジスターのビット0）を0（準備完了）を返すまで書き込みます。
      4. リード・ステータス・レジスターを実行して、消去操作が成功したか失敗したかを確認します。
  3. セクターが保護されているため、消去エラーが発生されます。アプリケーション・プログラムは、次の方法でエラービットをクリアします。
    • フラグ・ステータス・レジスター・コマンド（EPCQ-Lまたは Micron*）のクリア。
    • ステータスレジスターのコマンド（Cypress*）のクリア。
  4. アプリケーション・プログラムは、セクター保護を無効にします。
    1. writeenableコマンドを実行します。
    2. ライト・ステータ・スレジスター・コマンドを実行して、BPビットとTBビットをクリアします。
    3. WIPビット（ステータスレジスターのビット0）を0（準備完了）を返すまでポーリングします。
    4. ステータスレジスターの読み取りコマンドを実行して、BPビットとTBビットがクリアに成功したかどうかを確認します。
  5. アプリケーション・プログラムは、セクターが保護されていない場合にフラッシュデバイスプログラミングを実行します。アプリケーション・プログラムは：
    1. 空のメモリーがあるアドレスへの書き込みメモリーを実行します。
    2. 0（準備完了）を返すまでWIPビット（ステータスレジスターのビット0）をポーリングします。
    3. アドレスのリード・バック・メモリーを実行して、アドレスがプログラムされていることを確認します。
  6. 手順2を繰り返し、アドレスのメモリーを読み戻します。セクターが保護されているため、メモリーは消去されません。
レベル 2 の表題