インテルのみ表示可能 — GUID: wtw1444457751444
Ixiasoft
2.3. パワーオンリセット回路
POR回路でインテルStratix 10デバイスをリセット状態に保つのは、電源の出力が推奨動作範囲内に達するまでの間です。
PORイベントが発生するのは、インテルStratix 10デバイスの電源を投入してから、POR回路によって監視される電源が、tRAMP (最大電源ランプ時間) の範囲内で推奨動作範囲に達するまでの間です。tRAMP が満たされない場合は、インテルStratix 10デバイスのI/Oピンおよびプログラミング・レジスターはトライステートに維持されます。このことが原因で、デバイスのコンフィグレーションが正常に行われないことがあります。
図 8. tRAMP とPOR遅延の関係性
インテルStratix 10のPOR 回路では、個々の検出回路を使用して、それぞれのコンフィグレーション関連の電源を個別に監視します。POR回路のゲーティングは、すべての検出器それぞれの出力によって行われます。
POR遅延は、PORが最後のリセット信号にトリップしてからの時間です。
インテルStratix 10デバイスがPOR状態に保たれるのは、すべての電源がそのトリガーポイントを通過するまでの間です。電源がトリガーポイントを通過した後は、SDMではコンフィグレーション可能な遅延時間を待ってからデバイス・コンフィグレーションを開始します。