インテルのみ表示可能 — GUID: wtw1444449867728
Ixiasoft
2.2.4. DSPおよびM20Kのパワー・ゲーティング
DSPブロックとM20Kメモリーブロックのパワー・ゲーティングのイネーブルは、コンフィグレーションRAM (CRAM) ビットを介して行われます。インテルStratix 10デバイスでのパワー・ゲーティングは、DSPブロックとM20Kメモリーブロックの両方に対してサポートされています。デフォルトでインテルQuartus Prime開発ソフトウェアでは、自動コンフィグレーションによって未使用のDSPブロックとM20Kメモリーブロックをパワー・ゲーティングします。