インテルのみ表示可能 — GUID: myt1394436485787
Ixiasoft
2.3.1. パワー・マネジメント・コントローラーのアーキテクチャー
図 5. パワー・マネジメント・コントローラーのアーキテクチャー
MAX® 10 デバイスは、スリープモード時の電力を低い状態にするためにI/O のパワーダウン、およびGCLK（グローバルクロック）のゲートを可能にするハードウェア機能を含んでいます。アプリケーションがアイドル状態またはスリープモードにあるときに、I/O バッファーを動的にパワーダウンすることができます。一つの例は、アイドル状態中にLVDS I/O がパワーダウンする必要があるデジタル一眼レフDSLR カメラ・アプリケーションです。カメラの電源オン状態を保ちながら、画面はいずれのボタンにも触れることなくオフになります。
インテルは、 MAX® 10 デバイスに実装された低消費電力機能を使用するソフト・パワー・マネジメント・コントローラーをリファレンス・デザインとして提供しています。リファレンス・デザインは、ユーザー・アプリケーションをベースに修正することができます。ソフト・パワー・マネジメント・コントローラー・リファレンス・デザインは、シンプルな有限ステートマシンを含み、これによりスリープモード時にI/O バッファーをパワーダウンし、GCLK をゲートすることにより低電力状態モードを制御します。
すべての MAX® 10 デバイスは、クロックをゲートするためのハードウェア機能を含んでいます。また、10M16、10M25、10M40、および10M50 デバイスは、I/O のパワーダウン向けハードウェア機能を含んでいます。これらのハードウェア機能とともに、デザイン向けに定義したソフト・パワー・マネジメント・コントローラーを使用することにより、スリープモード時の低電力状態を制御することができます。
パワー・マネジメント・コントローラーは、FPGA コア・ファブリック内で、スリープモード開始と終了の信号向けに予約されている最少で1 つのI/O ポートに実装できます。