インテルのみ表示可能 — GUID: wtw1416551524753
Ixiasoft
3.2. I/O バッファー
Altera GPIO Lite IP コア(altera_gpio_lite)は、入力、出力、または双方向I/O バッファーとして実装されます。これらのI/O バッファーのパワーダウンは、入力バッファーのnsleep ポート、また出力バッファーのoe ポートを有効にすることにより制御できます。oe およびnsleep ポートは、パワー・マネジメント・コントローラー・デザインにより、スリープモード時にI/O バッファーをパワーダウンするためにLow に引き下げられます。インテルは、一部のI/O バッファーがパワーダウンされる必要がない場合には、個別のAltera GPIO Lite IP を使用することを推奨します。