インテル® MAX® 10 パワー・マネジメント・ユーザーガイド

ダウンロード PDF
ID 683400
日付 5/26/2017
Public
ドキュメント目次
ドキュメント目次 x
1. MAX® 10 パワー・マネジメントの概要 2. MAX® 10 パワー・マネジメントの機能とアーキテクチャー 3. パワー・マネジメント・コントローラー・リファレンス・デザイン A. MAX 10 パワー・マネジメント・ユーザーガイドのアーカイブ 5. MAX® 10 パワー・マネジメント・ユーザーガイドの追加情報
2. MAX® 10 パワー・マネジメントの機能とアーキテクチャー x
2.1. デバイスの電源オプション 2.2. パワー・オン・リセット回路 2.3. パワー・マネジメント・コントローラー手法 2.4. ホットソケット
2.1. デバイスの電源オプション x
2.1.1. シングル電源デバイス 2.1.2. デュアル電源デバイス 2.1.3. MAX® 10 のデバイス電源オプションの比較 2.1.4. 電源デザイン
2.1.4. 電源デザイン x
2.1.4.1. 過渡電流
2.2. パワー・オン・リセット回路 x
2.2.1. POR 回路によってモニタリングされる電源とモニタリングされない電源 2.2.2. インスタント・オンのサポート
2.3. パワー・マネジメント・コントローラー手法 x
2.3.1. パワー・マネジメント・コントローラーのアーキテクチャー
2.3.1. パワー・マネジメント・コントローラーのアーキテクチャー x
2.3.1.1. 内蔵オシレーター 2.3.1.2. I/O バッファーのパワーダウン 2.3.1.3. グローバルクロックのゲート
2.4. ホットソケット x
2.4.1. ホットソケット仕様 2.4.2. ホットソケット機能の実装
2.4.1. ホットソケット仕様 x
2.4.1.1. パワーアップ前の MAX® 10 デバイスの駆動 2.4.1.2. パワーアップ時にI/O ピンをトライステートに維持
3. パワー・マネジメント・コントローラー・リファレンス・デザイン x
3.1. クロック・コントロール・ブロック 3.2. I/O バッファー 3.3. 内蔵オシレーター 3.4. パワー・マネジメント・コントローラー 3.5. スリープモードの開始と終了 3.6. ハードウェア実装と電流測定
3.4. パワー・マネジメント・コントローラー x
3.4.1. Entering ステート 3.4.2. Sleep ステート 3.4.3. Exiting ステート 3.4.4. Awake ステート
3.5. スリープモードの開始と終了 x
3.5.1. スリープモードの開始 3.5.2. スリープモードの終了 3.5.3. タイミング・パラメーター
5. MAX® 10 パワー・マネジメント・ユーザーガイドの追加情報 x
B.1. MAX® 10 パワー・マネジメント・ユーザーガイドの改訂履歴
1. MAX® 10 パワー・マネジメントの概要
2. MAX® 10 パワー・マネジメントの機能とアーキテクチャー
3. パワー・マネジメント・コントローラー・リファレンス・デザイン
A. MAX 10 パワー・マネジメント・ユーザーガイドのアーカイブ
5. MAX® 10 パワー・マネジメント・ユーザーガイドの追加情報

3.1. クロック・コントロール・ブロック

クロック・コントロールIP コア（clk_control_altclkctrl）は、 Quartus® Prime ソフトウェアで提供されるIP です。このIP を、デバイスでクロックシステムを制御するために使用します。デバイスを通して駆動するGCLK は、アクティブHigh のena 信号を制御することにより動的にパワーダウンできます。ena ポートはクロック・コントロールIP ブロックへの入力です。このIP をインスタンス化する際には、GCLK のコントロールを可能にするためにena ポートを選択します。

関連情報
レベル 2 の表題