インテルのみ表示可能 — GUID: wtw1416812943815
Ixiasoft
3.5.1. スリープモードの開始
図 10. スリープモードに入る際のタイミング図
デバイスがスリープモードに入る際には以下のシーケンスが生じます。
- 内部からまたは外部からのリクエストによりsleep 信号がHigh に駆動され、デバイスにスリープモードへの突入を強制します。
- T1 の遅延後に、パワー・マネジメント・コントローラーは、I/O バッファーのoe およびnsleep ポートと接続するioe 信号のデアサートにより全てのI/O バッファーをパワーダウンします。
- T2 の遅延後に、パワー・マネジメント・コントローラーは、clk_ena[15:0] 信号をLSB からMSB までデアサートすることにより全てのGCLK ネットワークをオフにします。3 クロックサイクル後にclk_ena[15:0] 信号は完全にディスエーブルされ、Sleep ステートに遷移します。
- パワー・マネジメント・コントローラーは、sleep 信号がデアサートされるまでSleep ステートを維持します。
- ユーザーロジックは、Sleep ステートに入る前にランニングカウンターの値をラッチし、cnt_sleep_enter ポートに出力します。その後にランニングカウンターは凍結されます。
- ioe がデアサートされると、gpio_pad_output（GPIO）がトライステートになります。