インテルのFPGAは、電源切断シーケンス中に特定の要件に従う必要があります。電源切断シーケンスは、オン/オフスイッチを介して制御された電源切断イベント、あるいは電源供給のコラプスといった制御されないイベントのどちらかとなります。いずれの場合も特定の電源切断シーケンスに従う必要があります。以下は4つの電源切断シーケンスの仕様です。これには、推奨 (1)、必須 (2)、そしてリラックス (1) があります。インテルのFPGA電源切断要件に従う場合、推奨オプションが最良のシーケンスとなります。

推奨する電源切断ランプ仕様

これは供給電源電流を最小にするための最良の選択肢です。

• 100 ms以内にすべての電源レールを完全にパワーダウンします。
• 同じグループ内の電源供給を任意の順序でパワーダウンします。
• グループ2の電源供給をパワーダウンする前に、グループ3のすべての電源供給をGNDの10％以内でパワーダウンします。
• グループ1の電源供給をパワーダウンする前に、グループ2のすべての電源供給をGNDの10％以内でパワーダウンします。
• 任意のグループ3の電源供給と任意のグループ2の電源供給との間の最大電圧差は1.92 Vです。

電源投入/電源切断シーケンスの間、デバイスの出力ピンはトライステートになります。デバイスの長期信頼性を確保するために、インテルではこの間に入力ピンを駆動しないことを推奨しています。

必須の電源切断ランプ仕様

電源供給がコラプスしている場合、または推奨する仕様が満たせない場合は、次のPDSシーケンスが必須となります。

• 100 ms以内にすべての電源レールを完全にパワーダウンします。
• 可能な限り速やかに、すべての電源供給を無効にします。
  • トライステートのグループ1が供給し、それらを能動的にGNDに駆動しないでください。
  • 可能であれば、グループ2とグループ3の供給をGNDに駆動または終端します。
• 電源切断シーケンス中は、他の電源供給の別のソースが存在しないことを確認してください。すべての電源供給を単調に減少させ、RCの標準的な減衰を一定にします。
• グループ1のいずれかの電源が0.35 Vを下回るまでに、グループ2およびグループ3の電源はすべて1.0 Vを下回る必要があります。

必須の電圧差動仕様

電源切断中にデバイスのトランジスターに過度のストレスがかからないように、電源切断中に異なる電源グループ間の2つの電源間に追加の電圧要件があります。

ΔV < ΔV_nom + 500 mV

• 100 ms以内にすべての電源レールを完全にパワーダウンします。
• たとえば、グループ1の電圧= 0.9 V、グループ2の電圧= 1.8 V、グループ3の電圧= 3.0 Vの場合、次のようになります。

  G3Vnom = 3.0 V G2Vnom = 1.8 V	G2Vnom = 1.8 V G1Vnom = 0.9 V	G3Vnom = 3.0 V G1Vnom = 0.9 V
  (G3V – G2V)nom = 1.2 V	(G2V – G1V)nom = 0.9 V	(G3V – G1V)nom = 2.1 V
  (G3V – G2V) <= 1.2 V + .5 V	(G2V – G1V) <= 0.9 V + .5 V	(G3V – G1V) <= 2.1 V + .5 V
  (G3V – G2V) <= 1.7 V	(G2V – G1V) <= 1.4 V	(G3V – G1V) <= 2.6 V

• この電圧差の要件を満たすには、「必須の電源切断ランプ仕様」に従ってすべての電源を可能な限り速やかにランプダウンしてください。

リラックスした電源切断期間の仕様

アクティブ終端なしで電源供給が切断されている場合、電源供給が0 Vに近づくとGNDへの電圧降下が遅くなります。この場合、100 msの電力要件は緩和されます。

• グループ1のすべての電源が100 mV未満で100 msに達成することを確認してください。
• グループ2とグループ3のすべての電源が100 mV未満で100 msに達成することを確認してください。