2.1. インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源投入シーケンスの要件
インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源レールは、それぞれが3つのグループに分割されています。詳細については、 インテル® Cyclone® 10 GXデバイスファミリーのピン接続ガイドライン、 インテル® Arria® 10 GX、GT、およびSXデバイスファミリーのピン接続ガイドライン、 インテル® Stratix® 10 GX、MX、SX、およびTXデバイスファミリーのピン接続ガイドライン、および インテル® Stratix® 10の電源管理ユーザーガイドを参照してください。
次の図は、 インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電圧グループおよびそれらに必要な電源投入シーケンスを表しています。
図 1. インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源投入シーケンス
注: VCCBATは、以下のグループのいずれにも属していません。 VCCBATにはシーケンス要件はありません。 VCCBATはセキュリティキーの内容を保持します。
| インテル® Cyclone® 10 GX | インテル® Arria® 10 | インテル® Stratix® 10 | |
|---|---|---|---|
| グループ1 | VCC VCCP VCCERAM VCCR_GXB VCCT_GXB |
VCC VCCP VCCERAM VCCR_GXB VCCT_GXB VCCL_HPS |
VCC VCCP VCCERAM VCCR_GXB VCCT_GXB VCCL_HPS VCCPLLDIG_SDM VCCRT_GXE (TXデバイス) VCCRTPLL_GXE (TXデバイス) |
| グループ2 | VCCPT VCCH_GXB VCCA_PLL |
VCCPT VCCH_GXB VCCA_PLL VCCPLL_HPS VCCIOREF_HPS |
VCCPT VCCH_GXB VCCA_PLL VCCPLL_HPS VCCPLL_SDM VCCADC VCCH_GXE (TXデバイス) |
| グループ3 | VCCPGM VCCIO |
VCCPGM VCCIO VCCIO_HPS |
VCCIO VCCIO3V VCCIO_SDM VCCIO_HPS VCCFUSEWR_SDM VCCIO_UIB VCCM VCCCLK_GXE (TXデバイス) |
グループ1のすべての電源レールは、グループ2の電源レールがランプアップを開始する前に、それぞれの公称電圧の最小90％まで (任意の順序で) ランプアップする必要があります。
グループ2内の電源レールは、グループ1内の最後の電源レールが公称電圧の90％の最小閾値まで上昇した後、任意の順序で上昇することができます。グループ2のすべての電源レールは、グループ3の電源レールがランプアップを開始する前に、公称値の90％の最小閾値までランプアップする必要があります。
グループ3内の電源レールは、グループ2内の最後の電源レールが最大値の90％の最小閾値までランプアップした後、任意の順序でランプアップ可能です。
インテル® Cyclone® 10 GXデバイスと インテル® Arria® 10デバイスの場合、2つのグループがグループ2の電源レールVCCIO、VCCPGM、およびVCCIO_HPSと同じ電圧レギュレーターと同じ電圧レベルを共有するのであれば、グループ3の電源レールをグループ2の電源レールと組み合わせてランプアップすることが可能です。
注: 新しく組み合わせた電源レールが、電源が投入されていないGPIOまたはトランシーバー・ピンを駆動しないことを確認してください。
すべての電源レールは単調に上昇する必要があります。電源投入シーケンスは、標準または高速のパワーオンリセット (POR) 遅延タイムのいずれかを満たす必要があります。 POR遅延タイムは、使用するPOR遅延設定によって異なります。
| デバイス | POR遅延 | 最小 | 最大 | 単位 |
|---|---|---|---|---|
| インテル® Stratix® 10 | AS (Normalモード)、AVST ×8、AVST ×16、AVST ×32、NAND、SD/MMC | 12 | 20 | ms |
| インテル® Stratix® 10 | AS (Fastモード) | 2 | 6.5 | ms |
| インテル® Cyclone® 10 GX インテル® Arria® 10 |
標準 | 100 | 300 | ms |
| インテル® Cyclone® 10 GX インテル® Arria® 10 |
高速 | 4 | 123 | ms |
CvP (Configuration Via Protocol) では、最初の電源投入ランプアップから最後の電源投入ランプアップまでのTRAMPの合計が10 ms未満でなければなりません。高速POR遅延設定を選択して、 PCI Express* ( PCIe* ) リンクの初期化とコンフィグレーションに十分な時間を持たせます。電源投入シーケンスは、使用するPRO設定に応じて、標準または高速のPOR遅延タイムを満たす必要があります。
3 これはPORトリップ後、 PCIe* ハードIPが初期化するために十分なタイムを提供します。