AN 692: インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源シーケンスについての考慮事項

ダウンロード PDF
ID 683725
日付 4/13/2018
Public
ドキュメント目次
ドキュメント目次 x
1. 参照資料 2. インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源シーケンスについての考慮事項 3. 制御されたシーケンスの設計 4. フォールトトレランス 5. 電源が投入されていないFPGAピンの駆動 6. AN 692: インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源シーケンスについての考慮事項 改訂履歴
2. インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源シーケンスについての考慮事項 x
2.1. インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源投入シーケンスの要件 2.2. インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源切断シーケンスの推奨事項と要件
3. 制御されたシーケンスの設計 x
3.1. プログラマブル電源管理コントローラー (PPMC) (推奨バージョン) 3.2. 低コストのディスクリート・シーケンサー・デザイン
3.1. プログラマブル電源管理コントローラー (PPMC) (推奨バージョン) x
3.1.1. PPMCデザイン例 3.1.2. 複数の電源シーケンサー
3.2. 低コストのディスクリート・シーケンサー・デザイン x
3.2.1. 低コスト・シーケンサー回路の説明 3.2.2. 低コストのディスクリート・シーケンサーのシミュレーション結果
4. フォールトトレランス x
4.1. 制御不能な電源喪失イベントの管理 4.2. シーケンシャル・パワーダウンと同時パワーダウン 4.3. クランプ機能付き電圧レギュレーター
5. 電源が投入されていないFPGAピンの駆動 x
5.1. 電源が投入されていないFPGAのLVDS I/Oピンのガイドライン 5.2. 電源が投入されていないFPGAのトランシーバー・ピンのガイドライン
1. 参照資料
2. インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源シーケンスについての考慮事項
3. 制御されたシーケンスの設計
4. フォールトトレランス
5. 電源が投入されていないFPGAピンの駆動
6. AN 692: インテル® Cyclone® 10 GX、 インテル® Arria® 10、および インテル® Stratix® 10デバイスの電源シーケンスについての考慮事項 改訂履歴

5. 電源が投入されていないFPGAピンの駆動

レベル 2 の表題