| 2018.04.13 |
次の内容を変更しました。
- 注「電源投入の要件を満たすために、電源投入シーケンスの完了後すぐにFPGAデバイスをプログラミングしてください。」を削除しました。
- 参照資料にリンクを追加し、掲載箇所を資料の冒頭に変更しました。
|
| 2018.02.28 |
次の内容を変更しました。
- インテル® Cyclone® 10 GXのデバイスサポートを追加しました。
- 「シーケンシャル・パワーダウンと同時パワーダウン」を追加しました。
- 「クランプ機能付き電圧レギュレーター」を追加しました。
- 「電源が投入されていないFPGAピンの駆動」、「電源が投入されていないFPGAピンに向けたLVDS I/Oピンのガイドライン」、および「電源が投入されていないFPGAピンに向けたトランシーバー・ピンのガイドライン」を追加しました。
- ホットプラグ・サポートを削除しました。
- インテル® Cyclone® 10 GXおよび インテル® Arria® 10のPOR遅延の仕様を追加しました。
|
| 2017.05.08 |
次の内容を変更しました。
- インテル® Arria® 10および インテル® Stratix® 10デバイスの電源切断シーケンスについて次の記述を追加しました。「Arria 10およびStratix 10デバイスでは、グループ3のパワーレールが1.8Vで同じレギュレーターを共有する場合、グループ3のパワーレールはグループ2のパワーレールと組み合わせることが可能です。この場合、グループ2とグループ3のパワーレールは同時にクランプダウンが可能です。」この追加情報に応じてダイアグラム図を更新しました。
- 次の注を「ホットプラグの課題」に追加しました。「VCC、VCCT、およびVCCRの電力レベルをモニターする目的で6パックごとにホットソケット回路があります。これらの電源のいずれかが動作レベルにない場合、すべてのPMA出力および入力は低くゲートされます。」
|
| 2016.10.31 |
次の内容を変更しました。
- 「ホットスワップ・コントローラーおよびレギュレーター」の項で「ラインカードが完全に接続されると、カード存在表示器は新しいカードの挿入に成功したことをホストに知らせます。次に、CONF_DONE信号はマスターにルートバックされ、駆動されている信号へのイネーブルとしてサンプリングされます。これにより、コンフィグレーションが実行され、デバイスが安定し、新しく電源が投入されたスレーブデバイスにマスターがパーツを損傷させることなくI/Oを駆動することが保証されます。このホストシステムはラインカードのI/Oピンを駆動し、それを通常動作用に設定します。」という記述を更新しました。
- 項「ホットプラグの例」の「スタガード・ピン・レングス・コネクターを使用したホットプラグの例」に2つのダイアグラム図を新しく追加しました。
|
| 2016.09.20 |
次の内容を変更しました。
- トピック「Arria 10およびStratix 10デバイスの電源シーケンス」で図「グループ2とグループ3の電源が組み合わされたArria 10デバイスのパワーダウン・シーケンス」に「電源投入/電源切断シーケンスの間、デバイスの出力ピンはトライステートになります。デバイスの長期信頼性を確保するために、インテルではこの間に入力ピンを駆動しないことを推奨しています。」という記述を追加しました。
|
| 2016.06.16 |
次の内容を変更しました。
- 「Arria 10デバイスのパワーダウン・シーケンス」、「Stratix 10デバイスのパワーダウン・シーケンス」、「グループ2とグループ3の電源が組み合わされたArria 10デバイスのパワーダウン・シーケンス」に新しく図を追加しました。
- 「Stratix 10デバイスのパワーアップ・シーケンスの考慮事項」を追加しました。
- 「制御不能な電源喪失イベントの管理」に新しい項を追加しました。
- 「Stratix 10デバイスのパワーダウン・シーケンス」に新しく図を追加しました。
|
| 2015.1.02 |
次の内容を変更しました。
- 項「Arria 10デバイスのパワーダウン・シーケンス」の情報を明確にしました。
|
| 2013.09.06 |
MOLSONへの初期リリース。 |