トランシーバー・ピン
注: インテル® は、 インテル® Quartus® Prime 開発ソフトウェア・デザインの作成、デバイス I/O 割り当て、およびデザインのコンパイルを推奨しています。 インテル® Quartus® Prime 開発ソフトウェアは I/O 割り当てと配置の規則に応じてピン接続を確認します。規則は、デバイス集積度、パッケージ、I/O 割り当て、電圧割り当て、および本資料またはデバイス・ハンドブックで説明されていないその他の要因に基づいてデバイスごとに異なります。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| VCCR_GXB[L1] [C,D] | 電源 | レシーバーのアナログ電源であり、デバイスの左側 (L) の各トランシーバー・バンクに特化しています。 | VCCR_GXBピンを 0.95 V、1.0 V、または 1.03 V の低ノイズ・スイッチング・レギュレーターに接続します。 VCCPおよびVCC電源の電圧と同じレベルである際に、VCCR_GXBを、適切な分離フィルターを使用してこれら電源と共有できます。 すべてのトランシーバー・バンクのすべてのVCCR_GXBは適切のデバイス動作のためにパワーオンする必要があります。 VCCR_GXBおよびVCCT_GXBは同じ電圧レベルで供給する必要があります。 備考 2、3、４、７、10 を参照してください。 |
| VCCT_GXB[L1] [C,D] | 電源 | レシーバーのアナログ電源であり、デバイスの左側 (L) の各トランシーバー・バンクに特化しています。 | VCCT_GXBピンを 0.95 V、1.0 V、または 1.03 V の低ノイズ・スイッチング・レギュレーターに接続します。 VCCPおよびVCC電源の電圧と同じレベルである際に、VCCT_GXBを、適切な分離フィルターを使用してこれら電源と共有できます。 すべてのトランシーバー、fPLL、および IOPLL が使用されていない場合は、VCCT_GXB電源レールは内部または外部バンクに関係なく、消費電力削減のためにGNDに接続できます。 VCCR_GXBおよびVCCT_GXBは同じ電圧レベルで供給する必要があります。 備考 2、3、４、７、10 を参照してください。 |
| VCCH_GXB[L] | 電源 | ブロックレベルのトランスミッター・バッファーのアナログ電源であり、デバイスの左側 (L) に特化しています。 | VCCH_GXBは 1.8 V の低ノイズ・スイッチング・レギュレーターに接続します。適切な分離フィルターを使用して、VCCH_GXBをVCCPTと同じレギュレーターから供給するオプションがあります。 すべてのトランシーバー・バンクのすべてのVCCH_GXBは適切のデバイス動作のためにパワーオンする必要があります。 デバイスと同じ側にあるVCCH_GXBピンは、必ず同じ電圧である必要があります。 VCCH_GXB電源レール向けに、VCCH_GXBピンに近接させて最小で 2.2 nF のデカップリングが必要です。 備考 2、3、４、７、10 を参照してください。 |
| GXB[L1][C,D]_RX_[0:5]p , GXB[L][1][C,D]_REFCLK_CH[0:5]p | 入力 | 高速差動レシーバーの正のチャネルです。デバイスの左側 (L) の各トランシーバー・バンクに特化しています。 | これらのピンは、使用時に AC カップリングまたは DC カップリングします。すべての未使用のGXB_RXpピンをGND、VCCR_GXB、またはVCCT_GXBピンに直接接続します。 |
| GXB[L1][C,D]_RX_[0:5]n , GXB[L][1][C,D]_REFCLK_CH[0:5]n | 入力 | 高速差動レシーバーの負のチャネルです。デバイスの左側 (L) の各トランシーバー・バンクに特化しています。 | これらのピンは、使用時に AC カップリングまたは DC カップリングします。すべての未使用のGXB_RXnピンをGNDピンに直接接続します。 |
| GXB[L1][C,D]_TX_CH[0:5]p | 出力 | 高速差動レシーバーの負のチャネルです。デバイスの左側 (L) の各トランシーバー・バンクに特化しています。 | 未使用のGXB_TXpピンはすべてフローティングのままにします。 |
| GXB[L1][C,D]_TX_CH[0:5]n | 出力 | 高速差動レシーバーの負のチャネルです。デバイスの左側 (L) の各トランシーバー・バンクに特化しています。 | 未使用のGXB_TXnピンはすべてフローティングのままにします。 |
| REFCLK_GXB[L1][C,D]_CH[B,T]p | 入力 | 高速差動リファレンス・クロックの正のレシーバーチャネルで、デバイスの左側 (L) の各トランシーバー・バンクに特化しています。 REFCLK_GXBは、トランシーバー・チャネルが無効である場合でも、コアクロック生成向けの fPLL の専用クロック入力ピンとして使用できます。 |
これらのピンは、選択されている REFCLK I/O 規格が HCSL の場合、AC カップリングする必要があります。 PCI Express コンフィグレーションでは、選択された REFCLK I/O 規格が HCSLの場合、REFCLKの DC カップリングが可能です。 すべての未使用ピンをそれぞれGNDに接続するか、まとめて 1 つの 10 kΩ 抵抗を介してGNDに接続します。ピンから抵抗までの配線を可能な限り短くする必要があります。 備考 9 を参照してください。 |
| REFCLK_GXB[L1][C,D]_CH[B,T]n | 入力 | 高速差動リファレンス・クロックでありレシーバーチャネルと相互的で、デバイスの左側 (L) の各トランシーバー・バンクに特化しています。 REFCLK_GXBは、トランシーバー・チャネルが無効である場合でも、コアクロック生成向けの fPLL の専用クロック入力ピンとして使用できます。 |
これらのピンは、選択されている REFCLK I/O 規格が HCSL ではない場合、AC カップリングする必要があります。 PCI Express コンフィグレーションでは、選択された REFCLK I/O 規格が HCSLの場合、REFCLKの DC カップリングが可能です。 すべての未使用ピンをそれぞれGNDに接続するか、まとめて 1 つの 10 kΩ 抵抗を介してGNDに接続します。ピンから抵抗までの配線を可能な限り短くする必要があります。 備考 9 を参照してください。 |
| CLKUSR | I/O | このピンはトランシーバー・キャリブレーション用のクロックとして使用し、トランシーバーを使用する際の必須要件です。このピンは EMIF HMC キャリブレーションに使用することもでき、複数のデバイスの初期化を同期させるためのコンフィグレーション・クロック入力としても使用できます。これは、ユーザー供給のクロックおよび入力の周波数の範囲は、100 MHz から 125 MHz です。 このピンは、トランシーバーや EMIF HMC を使用せず、ユーザー供給のコンフィグレーション・クロックとしても使用しない場合のみ、ユーザー GPIO ピンとして使用できます。 |
CLKUSRピンをコンフィグレーションやトランシーバー・キャリブレーションに使用する場合は、デバイス・コンフィグレーションの開始時かつデバイスがユーザーモードに入っている場合にCLKUSRピンに外部の自走式かつ安定したクロックを供給する必要があります。デバイスのパワーアップ時にクロックが存在していなければ、クロックが使用できるようになるまでトランシーバー・キャリブレーションが遅れます。 CLKUSRピンに、コンフィグレーション・モードおよびトランシーバー・キャリブレーション両方に適用可能な標準的なクロック周波数を供給する必要があります。 |
| CLKUSRピンをコンフィグレーションに使用しないが、トランシーバー・キャリブレーションに CLKUSRピンを使用する場合は、デバイス・コンフィグレーションの開始時かつデバイスがユーザーモードに入っている場合にCLKUSRピンに外部の自走式かつ安定したクロックを供給する必要があります。デバイスのパワーアップ時にクロックが存在していなければ、クロックが使用できるようになるまでトランシーバー・キャリブレーションが遅れます。これはプロトコルのコンプライアンスに影響する可能性があります。 | |||
| CLKUSRピンをコンフィグレーションに使用するが、CLKUSRをトランシーバー・キャリブレーションに使用しない場合は、ユーザー供給クロック入力を使用する必要があります。 詳しくは、 インテル® Cyclone® 10 GX GX デバイスのコンフィグレーション、デザイン・セキュリティー、およびリモートシステムのアップグレードの章を参照してください。 |
|||
| 以下のいずれかでCLKUSR ピンを使用しない場合は、CLKUSRピンをGNDに接続します。
|
|||
| RREF_[T,B][L] | 入力 | fPLL、IOPLL、およびトランシーバーのリファレンス抵抗であり、デバイスのトップ (T) 、またはボトム (B) および左側 (L) に特化します。 | デバイスの片側または IOPLL のいずれかのREFCLKピンまたはトランシーバー・チャネルを使用している場合は、デバイスの同じ側の各RREFピンを個別の 2kΩ の抵抗を介してGNDに接続します。それ以外の場合は、デバイスの同じ側にある各RREFピンをGNDに直接接続できます。レイアウトでは、このピンから抵抗までのトレースは、アグレッサー信号を避けるように配線される必要があります。 |