オプショナル / 兼用コンフィグレーション・ピン
注: インテル® は インテル® Quartus® Prime 開発ソフトウェア・デザインの作成、デバイス I/O 割り当て、およびデザインのコンパイルを推奨しています。 インテル® Quartus® Prime 開発ソフトウェアは I/O 割り当てと配置の規則に応じてピン接続を確認します。規則は、デバイス集積度、パッケージ、I/O 割り当て、電圧割り当て、および本資料またはデバイス・ハンドブックで説明されていないその他の要因に基づいてデバイスごとに異なります。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| DCLK | 入力 (PS、FPP); 出力 (AS) | 専用コンフィグレーション・クロック・ピンです。パッシブシリアル (PS) およびファースト・パッシブ・パラレル (FPP) コンフィグレーション手法では、DCLKを外部ソースから FPGA へのコンフィグレーション・データのクロックに使用します。 AS コンフィグレーション手法では、DCLKはコンフィグレーション・インターフェイスのタイミングを提供する FPGA からの出力です。 |
このピンはフローティングのままにしないでください。このピンは High または Low のどちらかで駆動します。 |
| CRC_ERROR | I/O、出力 ( オープンドレイン ) | エラー検出回路がコンフィグレーション RAM (CRAM) ビットでエラーを検出したことを示すアクティブ High 信号です。 この信号の立ち下りエッジは、エラー・メッセージ・レジスター (EMR) で提供されるエラー位置とタイプについての情報を示します。 この兼用ピンは、ユーザーモードでエラー検出を有効にした場合にのみ使用されます。 このピンはユーザー I/O ピンとして使用されます。 |
CRC_ERROR専用のオープンドレイン出力がオプションで使用される場合、10 kΩ の外部プルアップ抵抗を介してVCCPGMに接続します。 オープンドレイン出力のCRC_ERROR兼用ピンをオプションとして使用せず、CRC_ERRORを I/O ピンとしても使用しない場合は、このピンを インテル® Quartus® Prime 開発ソフトウェアで定義されたとおりに接続します。 |
| DEV_CLRn | I/O、入力 | デバイスレジスターのすべてのクリアーを無効にできるオプションのピンです。 このピンを Low に駆動すると、すべてのレジスターがクリアーされます。このピンを High (VCCPGM) に駆動すると、すべてのレジスターはプログラムどおりに動作します。 |
兼用DEV_CLRnピンを使用せず、このピンを I/O ピンとして使用しない場合は、このピンをGNDに接続します。 |
| DEV_OE | I/O、入力 | デバイスのすべてのトライステートを無効にできるオプションのピンです。 このピンが Low に駆動するとすべての I/O ピンはトライステートになります。このピンを High (VCCPGM) に駆動すると、すべての I/O ピンはプログラムどおりに動作します。 |
兼用DEV_OEピンを使用せず、このピンを I/O ピンとして使用しない場合は、このピンをGNDに接続します。 |
| DATA0 | I/O、入力 | 兼用のコンフィグレーション・データ入力ピンです。DATA0ピンは、コンフィグレーションの完了後に PS または FPP コンフィグレーション手法、または I/O ピンとして使用できます。 | 専用DATA0入力ピンを使用せず、このピンを I/O ピンとして使用しない場合は、未接続のままにします。 |
| DATA[1:31] | I/O、入力 | 兼用コンフィグレーション・データ入力ピンです。 FPP x8 コンフィグレーションではDATA [1:7] ピン、FPP x16 コンフィグレーションではDATA [1:15]、FPP x32 コンフィグレーションではDATA [1:31]ピン、または通常の I/O ピンとして使用します。これらのピンは、コンフィグレーション後にユーザー I/O ピンとして使用できます。 |
兼用DATA[1:31] ピンを使用せず、これらのピンを I/O ピンとして使用しない場合は、これらのピンを未接続のままにします。 |
| INIT_DONE | I/O、出力 ( オープンドレイン ) | 兼用ピンであり、INIT_DONEピンとして有効でない場合に I/O ピンとして使用できます。 このピンを有効にする場合、Low から High への遷移によりデバイスがユーザーモードに入ったことを示します。INIT_DONE 出力が有効になっている場合、INIT_DONEピンはコンフィグレーション後にユーザー I/O ピンとして使用できません。 |
オープンドレイン出力のINIT_DONE専用ピンをオプションとして使用する場合、10 kΩ の外部プルアップ抵抗を介してVCCPGMに接続します。 このピンを AS または PS マルチデバイス・コンフィグレーション・モードで使用する際は、INIT_DONEピンが インテル® Quartus® Prime 開発ソフトウェア・デザインで有効である必要があります。オプションのINIT_DONE 専用オープンドレイン出力ピンを使用せず、このピンを I/O ピンとして使用しない場合は、このピンを インテル® Quartus® Prime 開発ソフトウェアで定義されているとりに接続します。 |
| nPERSTL0 | I/O、入力 | PCI Express® (PCIe®) ハード IP (HIP) と併せて使用する場合にのみ使用可能な兼用基本リセットピンです。 このピンが Low に駆動すると、トランシーバーはリセット状態になります。ピンが High の場合、トランシーバーはリセット状態以外になります。このピンを基本リセットピンとして使用しない場合は、このピンをユーザー I/O ピンとして使用できます。 |
このピンを インテル® Quartus® Prime 開発ソフトウェアで定義されているとおりに接続します。このピンは1.8 V電源を供給されており、1.8 Vと互換する I/O 規格により駆動される必要があります。 このピンとインターフェイスさせるために、PCIe nPERSTピンをレベル変換器に接続して電圧を 3.3 V LVTTL から 1.8 V へシフトダウンします。 |
| AS_DATA0/ASDO | 双方向 | 専用 AS コンフィグレーション・ピンです。EPCQ-L デバイス (x1 モード ) 使用時、このピンはASDOピンであり、アドレス信号およびコントロール信号を FPGA デバイスと EPCQ-L デバイスの間で送信するために使用されます。 | AS コンフィグレーション・モードでデバイスをプログラムしない場合は、ASDO ピンは使用されません。このピンを使用しない場合は、未接続のままにします。 |
| AS_DATA[1:3] | 双方向 | 専用 AS コンフィグレーション・ピンです。EPCQ-Lデバイスに接続されている場合、コンフィグレーション・データはこのピン上で転送されます。 | このピンを使用しない場合は、未接続のままにします。 |