クロックおよび PLL ピン
注: インテル® は インテル® Quartus® Prime 開発ソフトウェア・デザインの作成、デバイス I/O 割り当て、およびデザインのコンパイルを推奨しています。 インテル® Quartus® Prime 開発ソフトウェアは I/O 割り当てと配置の規則に応じてピン接続を確認します。規則は、デバイス集積度、パッケージ、I/O 割り当て、電圧割り当て、および本資料またはデバイス・ハンドブックで説明されていないその他の要因に基づいてデバイスごとに異なります。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| CLK_[2,3][A,B,J,K,L]_[0,1]p | I/O、クロック入力 | 専用高速クロック入力ピンです。データの入力または出力に使用できます。差動入力OCT RD、シングルエンド入力OCT RT、およびシングルエンド出力OCT RSは、これらのピンでサポートされています。 |
未使用のピンをGNDに接続するか、未接続のままにします。 ピンが接続されていない場合は、 インテル® Quartus® Prime 開発ソフトウェアのプログラム可能なオプションを使用して、これらのピンに内部バイアスをかけします。これらのピンは、ウィークプルアップ抵抗をイネーブルしてトライステート入力として予約するか、またはGNDを駆動する出力として予約します。 |
| CLK_[2,3][A,B,J,K,L]_[0,1]n | I/O、クロック入力 | 専用高速クロック入力ピンです。データの入力または出力に使用できます。差動入力OCT RD、シングルエンド入力OCT RT、およびシングルエンド出力OCT RSは、これらのピンでサポートされています。 |
未使用のピンをGNDに接続するか、未接続のままにします。 ピンが接続されていない場合は、 インテル® Quartus® Prime 開発ソフトウェアのプログラム可能なオプションを使用して、これらのピンに内部バイアスをかけします。これらのピンは、ウィークプルアップ抵抗をイネーブルしてトライステート入力として予約するか、またはGNDを駆動する出力として予約します。 |
| PLL_[2,3][A,B,J,K,L]_FB[0,1] | I/O、クロック | シングルエンド入力、シングルエンド出力、または外部フィードック入力ピンとして使用できる兼用 I/O ピンです。サポートされるピンについて詳しくは、デバイスのピンアウトファイルを参照してください。 | 未使用のピンをGNDに接続するか、未接続のままにします。 ピンが接続されていない場合は、 インテル® Quartus® Prime 開発ソフトウェアのプログラム可能なオプションを使用して、これらのピンに内部バイアスをかけします。これらのピンは、ウィークプルアップ抵抗をイネーブルしてトライステート入力として予約するか、またはGNDを駆動する出力として予約します。 |
| PLL_[2,3][A,B,J,K,L]_CLKOUT[0:1] , PLL_[2,3][A,B,J,K,L]_CLKOUT[0:1]p | I/O、クロック | 2 本のシングルエンド・クロック出力ピンまたは 1 本の差動クロック出力ペアとして使用できる I/O ピンです。サポートされるピンについて詳しくは、デバイスのピンアウトファイルを参照してください。 | 未使用のピンをGNDに接続するか、未接続のままにします。 ピンが接続されていない場合は、 インテル® Quartus® Prime 開発ソフトウェアのプログラム可能なオプションを使用して、これらのピンに内部バイアスをかけします。これらのピンは、ウィークプルアップ抵抗をイネーブルしてトライステート入力として予約するか、またはGNDを駆動する出力として予約します。 |
| PLL_[2,3][A,B,J,K,L]_CLKOUT[0:1]n | I/O、クロック | 2 本のシングルエンド・クロック出力ピンまたは 1 本の差動クロック出力ペアとして使用できる I/O ピンです。サポートされるピンについて詳しくは、デバイスのピンアウトファイルを参照してください。 | 未使用のピンをGNDに接続するか、未接続のままにします。 ピンが接続されていない場合は、 インテル® Quartus® Prime 開発ソフトウェアのプログラム可能なオプションを使用して、これらのピンに内部バイアスをかけします。これらのピンは、ウィークプルアップ抵抗をイネーブルしてトライステート入力として予約するか、またはGNDを駆動する出力として予約します。 |