コンフィグレーション実行前および実行中に、ユーザー I/O ピンおよび専用 I/O ピン (DATA[0:31]、CLKUSR、INIT_DONE、DEV_OE、およびDEV_CLRn) の内部のプルアップをオンまたはオフのどちらにするかを決定する専用入力ピンです。

ロジック High はウィークプルアップをオフにし、ロジック Low はウィークプルアップをオンにします。

nIO-PULLUPピンは、1 kΩ のプルアップ抵抗を使用してVCCに直接接続するか、GNDに直接接続します。このピンは 25 kΩ の内部プルダウン抵抗を備えています。

このピンをVCCに接続する場合は、コンフィグレーション実行前および実行中に、すべてのユーザー I/O ピンと兼用 I/O ピンがロジック 0 である必要があります。

これらのピンは 25 kΩ のプルアップ抵抗を介して内部的にGNDに接続されます。これらのピンをフローティング状態のままにしないでください。これらのピンが未使用の場合は、GNDに接続します。

使用するコンフィグレーション手法に応じて、これらのピンをVCCPGMまたはGNDに接続します。コンフィグレーション手法のオプションについて詳しくは、 インテル® Cyclone® 10 GX デバイスのコンフィグレーション、デザイン・セキュリティー、およびリモートシステムのアップグレードの章を参照してください。

JTAG コンフィグレーション手法を使用する場合は、これらのピンをGNDに接続します。

マルチデバイスのコンフィグレーションでは、最初のデバイスのnCEOピンがチェーンの次のデバイスのnCEを駆動している間、最初のデバイスのnCEを Low に固定します。

単一デバイスのコンフィグレーションと JTAG プログラミングでは、nCEをGNDに接続します。

FPGA がパッシブ・コンフィグレーション手法を使用する場合は、nCONFIGピンをコンフィグレーション・コントローラーに直接接続します。

FPGA が AS ( アクティブシリアル ) コンフィグレーション手法を使用する場合は、nCONFIGピンを 10 kΩ のプルアップ抵抗を介してVCCPGMに接続します。

このピンを使用しない場合は、直接または 10 kΩ のプルアップ抵抗を介してVCCPGMに接続します。

コンフィグレーション専用設定済みのピンです。

出力ステータスとして、CONF_DONEピンはコンフィグレーション実行前および実行中に Low に駆動します。すべてのコンフィグレーション・データがエラーなしで受信され、初期化サイクルが開始されると、CONF_DONEは解放されます。

入力ステータスとして、CONF_DONEピンはすべてのデータを受信した後に High になります。次に、デバイスは初期化され、ユーザーモードに入ります。このピンはユーザー I/O ピンとして使用できません。

外部 10 kΩ のプルアップ抵抗をVCCPGMに接続します。VCCPGMは、デバイスおよび外部ホストの I/O の VIH 仕様を満たすように十分な高さである必要があります。

パッシブ・コンフィグレーション手法を使用すると、コンフィグレーション・コントローラーがこのピンを監視します。

デバイス・コンフィグレーションが完了すると、nCEOピンは Low に駆動します。

このピンは、コンフィグレーション・ピンとして使用しない場合はユーザー I/O ピンとして使用できます。

マルチデバイスでは、nCEOピンは後続の FPGA のnCEピンに供給されます。

このピンを外部 10 kΩ のプルアップ抵抗を介してVCCPGMに接続します。

シングルデバイス・コンフィグレーションでは、このピンをフローティング状態のままにします。

専用のコンフィグレーション・ステータス・ピンです。FPGA はパワーアップ後すぐにnSTATUSピンを Low に駆動し、POR ( パワーオン・リセット ) 時間後にピンを解放します。

出力ステータスとして、コンフィグレーション中にエラーが発生すると、nSTATUSは Low に引き下げられます。

入力ステータスとしては、nSTATUSピンがコンフィグレーション時または初期化時に外部ソースによって Low に駆動されると、デバイスがエラー状態になります。

外部 10 kΩ のプルアップ抵抗をVCCPGMに接続します。VCCPGMは、デバイスおよび外部ホストの I/O の VIH 仕様を満たすように十分な高さである必要があります。

パッシブ・コンフィグレーション手法を使用すると、コンフィグレーション・コントローラーがこのピンを監視します。

このピンを 1 kΩ のプルダウン抵抗を介してGNDに接続します。このピンは 25 kΩ の内部プルダウンを備えています。

TCKピンへのVCCPGM電源を 1.8 V、1.5 V、または 1.2 V 以上の電圧で駆動しないでください。TCK 入力ピンはVCCPGM電源から供給されます。

このピンは 1–10 kΩ のプルアップ抵抗を介してVCCPGMに接続します。

JTAG インターフェイスを使用しない場合は、TMSを 1 kΩ の抵抗を介してVCCPGMに接続します。このピンは 25 kΩ の内部プルアップ抵抗を備えています。

TMSピンへのVCCPGM電源を 1.8 V、1.5 V、または 1.2 V 以上の電圧で駆動しないでください。TMS 入力ピンはVCCPGM電源から供給されます。

このピンは 1 ~ 10 kΩ のプルアップ抵抗を介してVCCPGMに接続します。

JTAG インターフェイスを使用しない場合は、TDIを 1 kΩ の抵抗を介してVCCPGMに接続します。このピンは 25 kΩ の内部プルアップ抵抗を備えています。

TDIピンへのVCCPGM電源を 1.8 V、1.5 V、または 1.2 V 以上の電圧で駆動しないでください。TDI 入力ピンはVCCPGM電源から供給されます。

TRSTピンの使用はオプションです。このピンを使用しない場合は、1 kΩ のプルアップ抵抗を介してVCCPGMに接続します。

このピンを使用する場合は、TRSTピンが Low から High に変化する際に、TMSピンが High に保たれているか、TCKピンがスタティックである必要があります。

JTAG 回路を無効にするためにこのピンをGNDに接続します。このピンは 25 kΩ の内部プルアップ抵抗を備えています。

TRSTピンへのVCCPGM電源を 1.8 V、1.5 V、または 1.2 V 以上の電圧で駆動しないでください。TRST 入力ピンはVCCPGM電源から供給されます。