インテルのみ表示可能 — GUID: ifg1586829252189
Ixiasoft
1.7. テスト結果に関するコメント
それぞれのテストケースでは、RX JESD204C Intel® FPGA IPは同期ヘッダー・アライメント、拡張マルチブロック・アライメントをユーザー・データ・フェーズまで正常に確立します。
データの整合性の問題は、すべての物理レーンに対応するさまざまなレーンレートでのJESDのコンフィグレーションに対するランプチェッカーで観察されていません。また、巡回冗長検査 (CRC) およびコマンド・パリティー・エラーも観察されていません。
決定論的レイテンシー測定では、ADCのTMSTPの入力とJESD Intel® FPGA IPトランスポート層の出力の間で、一貫したRBDカウントと合計レイテンシーが複数のパワーサイクルまたはリセットにわたって観察されています。
モードLMF881および661は、ADC12DJ5200RFデバイスでサポートされる有効なADC動作モードではありません。ただし、JESD204Cのランプ・テスト・パターン・モードであり、データの整合性エラーに対して、関係するすべての物理レーンをさまざまなレーンレートでテストするために使用されます。