1.5. JESD204C Intel® FPGA IPとADCのコンフィグレーション
このハードウェア・チェックアウトのJESD204C Intel® FPGA IPのパラメーター (L、M、およびF) は、ADC12DJ5200RFデバイスでネイティブにサポートされます。トランシーバーのデータレート、サンプリング・クロック、およびJESD204Cの他のパラメーターは、ADC12DJ5200RFの動作条件に準拠しています。
ハードウェア・チェックアウト・テストでは、JESD204C Intel® FPGA IPを次のパラメーター・コンフィグレーションで実装します。
すべてのコンフィグレーションのグローバル設定
- E = 1
- CF = 0
- サブクラス = 1
- SH_CONFIG = CRC-12
- FCLK_MULP = 1
- FPGA管理クロック (MHz) = 100
注:
- そのほかのコンフィグレーションはデフォルト値で維持されます。
- ADC12DJ5200RF EVMのDB0からDB7レーンの極性は反転しています。
| LMF | N | NP | S | CS | HD | ADCサンプリング・クロック (MHz) | FPGAデバイスクロック (MHz) 8 | FPGAフレーム/リンク・クロック (MHz) 9 | レーンレート (Gbps) | DDCは有効になっているか | デシメーション係数 | データパターン |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 828 | 12 | 12 | 20 | 0 | 0 | 3000 | 150.00 | 75.00 | 9.9 | いいえ | 1 | 短 |
| 612 | 12 | 12 | 8 | 0 | 1 | 2500 | 156.25 | 78.125 | 10.3125 | いいえ | 1 | 短 |
| 622 | 12 | 12 | 4 | 0 | 1 | 2500 | 156.25 | 78.125 | 10.3125 | いいえ | 1 | 短 |
| 411 | 8 | 8 | 4 | 0 | 0 | 2500 | 156.25 | 78.125 | 10.3125 | いいえ | 1 | 短 |
| 421 | 8 | 8 | 2 | 0 | 0 | 2500 | 156.25 | 78.125 | 10.3125 | いいえ | 1 | 短 |
| 422 | 15 | 16 | 2 | 1 | 0 | 2500 | 156.25 | 78.125 | 10.3125 | はい | 4 | 長 |
| 442 | 15 | 16 | 1 | 1 | 0 | 2500 | 156.25 | 78.125 | 10.3125 | はい | 4 | 長 |
| 222 | 15 | 16 | 1 | 1 | 0 | 2500 | 156.25 | 78.125 | 10.3125 | はい | 8 | 長 |
| 244 | 15 | 16 | 1 | 1 | 0 | 2500 | 156.25 | 78.125 | 10.3125 | はい | 8 | 長 |
| 881 | 8 | 8 | 1 | 0 | 0 | 3000 | 150.00 | 75.00 | 9.9 | いいえ | 1 | ランプ |
| 661 | 8 | 8 | 1 | 0 | 0 | 2500 | 156.25 | 78.125 | 10.3125 | いいえ | 1 | ランプ |
| 828 | 12 | 12 | 20 | 0 | 0 | 5200 | 260.00 | 130.00 | 17.16 | いいえ | 1 | 短 |
| 612 | 12 | 12 | 8 | 0 | 1 | 4000 | 250.00 | 125.00 | 16.5 | いいえ | 1 | 短 |
| 622 | 12 | 12 | 4 | 0 | 1 | 4000 | 250.00 | 125.00 | 16.5 | いいえ | 1 | 短 |
| 411 | 8 | 8 | 4 | 0 | 0 | 4000 | 250.00 | 125.00 | 16.5 | いいえ | 1 | 短 |
| 421 | 8 | 8 | 2 | 0 | 0 | 4000 | 250.00 | 125.00 | 16.5 | いいえ | 1 | 短 |
| 422 | 15 | 16 | 2 | 1 | 0 | 4000 | 250.00 | 125.00 | 16.5 | はい | 4 | 長 |
| 442 | 15 | 16 | 1 | 1 | 0 | 4000 | 250.00 | 125.00 | 16.5 | はい | 4 | 長 |
| 222 | 15 | 16 | 1 | 1 | 0 | 4000 | 250.00 | 125.00 | 16.5 | はい | 8 | 長 |
| 244 | 15 | 16 | 1 | 1 | 0 | 4000 | 250.00 | 125.00 | 16.5 | はい | 8 | 長 |
| 881 | 8 | 8 | 1 | 0 | 0 | 5200 | 260.00 | 130.00 | 17.16 | いいえ | 1 | ランプ |
| 661 | 8 | 8 | 1 | 0 | 0 | 4000 | 250.00 | 125.00 | 16.5 | いいえ | 1 | ランプ |
8 デバイスクロックを使用して、Eタイル・トランシーバーとJESD204C IPのコアのPLLにクロックを提供します。
9 フレームクロックとリンククロックは、内部コアのPLLを使用してデバイスクロックから取得します。