1.4.2. レシーバーのトランスポート層
レシーバー (RX) のJESD204C Intel® FPGA IPとトランスポート層を介してペイロード・データ・ストリームのデータの整合性をチェックする際は、ADCをコンフィグレーションしてトランスポート層の短いテストパターンと長いテストパターン、およびランプ・テスト・パターンを出力します。ADCはまた、JESD204C Intel® FPGA IPで設定されているコンフィグレーションと同じコンフィグレーションで動作するように設定されます。トランスポート層の短いテストパターンと長いテストパターン、およびランプ・テスト・パターン (JESD204C仕様のセクション6.6、およびADC12DJ5200RFデータシートのShort and Long Transport Test ModeセクションとRamp Test Modeセクションで定義されています) は、RXトランスポート層のデータ出力で観察されます。FPGAファブリックのランプチェッカーは、ランプデータの整合性を1分間チェックします。トランスポート層の短いテストパターンと長いテストパターンでは、Signal Tapロジック・アナライザーでキャプチャーされる約8kのフレーム・クロック・サイクルのデータが.csvファイルとしてエクスポートされ、コンプライアンスが確認されます。j204c_rx_crc_err信号とj204c_rx_cmd_par_err信号は、Signal Tapロジック・アナライザーの立ち上がりエッジのトリガーで5分間監視されます。RX JESD204C Intel® FPGA IPレジスターのrx_errは、0の値に対して10分間にわたって継続的にポーリングされます。
図 3. ランプチェッカーを使用するデータの整合性チェック
| テストケース | 目的 | 説明 | 合格基準 |
|---|---|---|---|
| TL.1 | トランスポート層の短いテストパターンを使用して、データチャネルのトランスポート層のマッピングを確認します。 | <ip_variant_name> _base.vの次の信号がタップされます。 |
|
| TL.2 | トランスポート層の長いテストパターンを使用して、データチャネルのトランスポート層のマッピングを確認します。 | <ip_variant_name> _base.vの次の信号がタップされます。 |
|
| TL.3 | ランプ・テスト・パターンを使用して、データチャネルのトランスポート層のマッピングを確認します。 |
|
3 Mは、コンバーターの数です。
4 Sは、各フレームのコンバーターあたりに送信されるサンプル数です。
5 WIDTH_MULPは、アプリケーション層とトランスポート層の間のデータ幅の乗算器です。
6 Nは、コンバーターあたりの変換ビット数です。
7 CSは、変換サンプルあたりの制御ビット数です。