Intel Agilex® 7 ハード・プロセッサー・システム (HPS) のリモート・システム・アップデート・ユーザーガイド
インテルのみ表示可能 — GUID: prj1588367402186
Ixiasoft
インテルのみ表示可能 — GUID: prj1588367402186
Ixiasoft
7.1.7. 初期フラッシュイメージの作成
ファクトリー・イメージとアプリケーション・イメージ、および関連する RSU データ構造を含む初期フラッシュイメージを作成します。
- qpfgw コマンドを実行して、Programming File Generatorモードを起動します。
cd $TOP_FOLDER ~/intelFPGA_pro/22.1/nios2eds/nios2_command_shell.sh \ qpfgw &
- を選択 デバイスファミリー として Intel Agilex® 7 、 そして 設定モード として アクティブシリアル x4。
- 変更 名前 「initial_image」に。
- 出力ファイルの種類を次のように選択します JTAG 間接構成ファイル (.jic)で使用される形式です。 インテル® Quartus® Prime QSPI フラッシュに書き込むためのプログラマ ツール。
- オプションを選択してください メモリーマップファイル(.map) ファイルも生成されるようにします。の 。地図 ファイルには、結果として得られるフラッシュ レイアウトに関する情報が含まれています。
- オプションを選択してください 未加工のプログラミング データ ファイル (.rpd) ファイルも生成されるようにします。このファイルには、他に何も追加されていないバイナリ フラッシュ コンテンツが含まれています。ウィンドウは次のようになります。
- クリック 未加工のプログラミング データ ファイル (.rpd) ファイルをクリックして選択します。次に、 編集 ... ボタンを押して、 ビットスワップ オプションを「オン」にします。これにより、必要に応じて U-Boot や Linux などの HPS ソフトウェアで RPD ファイルを使用できるようになります。
- 出力タイプを選択したら、 入力ファイル タブ。
- の中に 入力ファイル タブをクリックします ビットストリームの追加 ボタンをクリックしてから、次の場所を参照します $TOP_FOLDER/hw/ghrd.0/output_files、ファイルを選択します ghrd_agfb014r24b2e2v.sofをクリックしてから、 開ける。これは初期のファクトリー・イメージです。に対しても同じことを行います $TOP_FOLDER/hw/ghrd.1/output_files/ghrd_agfb014r24b2e2v.sof 画像。これは最初のアプリケーションのイメージです。タブは次のようになります。
- 最初をクリックしてください .sof ファイルを選択し、 プロパティ 右側のボタン。これにより、FSBL を参照して認証と暗号化の設定を選択するためのウィンドウが開きます。
- クリック ブートローダー … (参照) ボタンを押してファイルを選択します $TOP_FOLDER/u-boot-socfpga/spl/u-boot-spl-dtb.hexをクリックし、「OK」をクリックします。
- 2番目をクリックします .sof ファイルを作成し、同じ FSBL ファイルをそれに追加します。の 入力ファイル タブは次のようになります。
- クリック コンフィグレーション・デバイス タブ。このタブは、少なくとも 1 つの入力ファイルが追加された場合にのみ有効になることに注意してください。 入力ファイル タブ。
- 複数の入力ファイルが追加されたため、 入力ファイル タブには、リモート・システム・アップデートのオプションが表示されます。それ以外の場合は、標準構成フローのみが有効になります。
- の中に コンフィグレーション・デバイス タブ、クリック デバイスを追加、 を選択 MT25QU02G ダイアログ ボックス ウィンドウで、 わかりました。これが完了すると、ウィンドウに RSU のデフォルトの初期パーティショニングが表示されます。
注: この例では 512Mb のフラッシュ領域しか必要としないため、別のサポートされているフラッシュ・デバイスを使用することもできます。の インテル® Quartus® Prime プログラマは、別のサポートされている 512 Mb 以上のフラッシュが使用されている場合にいくつかの警告を表示しますが、サンプルは機能します。
- を選択 FACTORY_IMAGE エントリを入力し、 Edit… ボタン。の パーティションの編集 ウィンドウがポップアップします。を選択 入力ファイル として ビットストリーム_1 (ghrd_agfb014r24b2e2v.sof)。変化 アドレスモード に ブロック 使用が予想される最大のファクトリー・イメージ用に十分なスペースを確保しておきたいからです。をセットする 終了アドレス に 0x0090FFFF ファクトリー・イメージ用に 7MB を予約するためです。この終了アドレスは、アドレスの末尾に 8MB を加算して計算されます。 ブート情報 パーティション。クリック わかりました。
注: の ページ FACTORY_IMAGE パーティションのプロパティは常に 0 に設定する必要があります。これは、FACTORY_IMAGE はすべてのアプリケーション・イメージが失敗した後にのみ再試行できることを意味します。
- を選択 MT25QU02G のフラッシュデバイス コンフィグレーション・デバイス タブをクリックして、 パーティションを追加… ボタンを開く パーティションの追加 窓。出て 名前 として P1 そして、 入力ファイル として ビットストリーム_2(ghrd_agfb014r24b2e2v.sof)。これが初期アプリケーション・イメージになります。を選択 ページ として 1 – これは、すべてのアプリケーション・イメージの中で最も高い優先度を持つことを意味します。を選択 アドレスモード として ブロック 設定により 16MB のデータを割り当てます 開始アドレス = 0x01000000 そして 終了アドレス = 0x01FFFFFF。
Page プロパティは、コンフィグレーション・ポインター ブロック内で最初に画像が表示される順序を決定するために、プログラミング ファイル ジェネレーターによって使用されます。最も高い優先順位は Page=1 の優先順位であり、次に Page=2 の優先順位になります。同じページ番号を持つ複数のパーティションがある場合、または、たとえば Page=2 がなく、Page=1 の後に Page=3 になるような「ギャップ」がある場合、Programming File Generator はエラーを発行します。
最初のフラッシュイメージ作成時に、アプリケーション・イメージを含めることができるパーティションは最大 7 つまでです。通常、作成時にはファクトリー・イメージと 1 つのアプリケーション・イメージのみが想定されるため、この制限による悪影響はありません。
- 前のステップと同じ手順を使用して、さらに 2 つのパーティション P2 および P3 を作成します。ただし、 入力ファイル に なし、 離れる ページ 変更せず (空のパーティションには関係ありません)、開始アドレスと終了アドレスを次のように設定します。
- P2: Start Address = 0x02000000 and End Address = 0x02FFFFFF.
- P3: Start Address = 0x03000000 and End Address = 0x03FFFFFF.
- クリック 選択する … をクリックしてフラッシュローダーを選択します。フラッシュ ローダーは JIC ファイルの一部となり、Flash Programmer ツールによって使用されます。希望するものを選択してください デバイスファミリー そして 装置名 以下に示すように:
の コンフィグレーション・デバイス タブは次のようになります。
- クリック ファイル > 名前を付けて保存 .. ファイルを次のように保存します $TOP_FOLDER/initial_image.pfg。このファイルは、後で次のコマンドを使用して初期イメージを再生成する場合に役立ちます。
cd $TOP_FOLDER ~/intelFPGA_pro/22.1/nios2eds/nios2_command_shell.sh \ quartus_pfg -c initial_image.pfg
注: 作成された pfg ファイルは実際には XML ファイルであり、手動で編集して絶対ファイル パスを相対ファイル パスに置き換えることができます。直接編集することはできません .pfg 他の目的のためのファイル。の .pfg 変更が必要な場合は、Programming File Generator からファイルを開くことができます。 - クリック 生成する ボタンをクリックして初期フラッシュイメージを生成します。 $TOP_FOLDER/initial_image.jic そしてマップファイルは $TOP_FOLDER/initial_image_jic.map。ファイルが正常に生成されたことを示すダイアログ ボックスが開きます。