インテル® Quartus® Prime タイミング・アナライザー・クックブック

ダウンロード PDF
ID 683081
日付 11/21/2017
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
インテル® Quartus® Prime タイミング・アナライザー・クックブック
インテル® Quartus® Prime タイミング・アナライザー・クックブック x
クロックと生成クロック I/O制約 例外 その他 改訂履歴
クロックと生成クロック x
50/50ではない基本的なデューティー・サイクル・クロック オフセットクロック オフセットクロックの制約 -divide_byを使用した基本的なクロック・ディバイダー トグルレジスターによるクロックの生成 PLLクロック マルチ周波数解析
マルチ周波数解析 x
クロック・マルチプレクサ 外部からクロックを切り替える PLLクロック・スイッチオーバー
I/O制約 x
仮想クロックを使用した入力遅延と出力遅延 トライステート出力 システム同期入力 システム同期出力 I/Oタイミング要件 (tSU、tH、およびtCO)
例外 x
マルチサイクル例外 フォルスパス
その他 x
JTAG信号 複数のクロックを使用した入力遅延と出力遅延 クロック・イネーブル・マルチサイクル
インテル® Quartus® Prime タイミング・アナライザー・クックブック

オフセットクロック

タイミング・アナライザーにクロックを含める場合、クロックの最初の立ち上がりエッジまたは立下りエッジは、デフォルトで絶対値0で発生します。 -waveformオプションを使用すれば、クロックに対してオフセットを作成することができます。
図 2. clkBでクロックされる単純なレジスター間のパス

オフセットクロックの制約

# -waveform defaults to 50/50 duty cycle
create_clock -period 10.000 \
	-name clkA \
	[get_ports {clkA}]
#create a clock with a 2.5 ns offset
create_clock -period 10.000 \
	-waveform {2.500 7.500} \
	-name clkB [get_ports {clkB}]
レベル 2 の表題