インテル® Quartus® Prime タイミング・アナライザー・クックブック

ダウンロード PDF
ID 683081
日付 11/21/2017
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
インテル® Quartus® Prime タイミング・アナライザー・クックブック
インテル® Quartus® Prime タイミング・アナライザー・クックブック x
クロックと生成クロック I/O制約 例外 その他 改訂履歴
クロックと生成クロック x
50/50ではない基本的なデューティー・サイクル・クロック オフセットクロック -divide_byを使用した基本的なクロック・ディバイダー トグルレジスターによるクロックの生成 PLLクロック マルチ周波数解析
マルチ周波数解析 x
クロック・マルチプレクサ 外部からクロックを切り替える PLLクロック・スイッチオーバー
I/O制約 x
仮想クロックを使用した入力遅延と出力遅延 トライステート出力 システム同期入力 システム同期出力 I/Oタイミング要件 (tSU、tH、およびtCO)
例外 x
マルチサイクル例外 フォルスパス
その他 x
JTAG信号 複数のクロックを使用した入力遅延と出力遅延 クロック・イネーブル・マルチサイクル
インテル® Quartus® Prime タイミング・アナライザー・クックブック

マルチ周波数解析

一部のデザインにはFPGAをドライブするクロックを複数必要とします。この場合、あるクロックが他のクロックよりも速くなったり、遅くなったりすることがあります。

セクションの内容
クロック・マルチプレクサ
外部からクロックを切り替える
PLLクロック・スイッチオーバー

レベル 2 の表題