インテルのみ表示可能 — GUID: mcn1395909715016
Ixiasoft
2.3.14. PLLリコンフィギュレーション
PLLは、いくつかの分周カウンタと異なるVCO位相タップを使用して周波数合成と位相シフトを実行します。 MAX® 10 PLLでは、両方のカウンタ設定をリコンフィギュレーションし、PLL出力クロックをリアルタイムで位相シフトすることができます。また、チャージ・ポンプとループ・フィルタ・コンポーネントを変更することも可能ですが、PLLの帯域幅に動的に影響します。
以下のPLLコンポーネントは、リアルタイムでコンフィギュレーションすることができます。
- プリスケール・カウンタ（N）
- フィードバック・カウンタ（M）
- ポストスケール出力カウンタ（C0～C4）
- チャージ・ポンプ電流（ICP）
- ループ・フィルタ・コンポーネント（R、C）
これらのPLLコンポーネントを使用して、FPGA全体をリコンフィギュレーションすることなく、以下の設定をリアル・タイムで更新することができます。
- 出力クロック周波数
- PLL帯域幅
- 位相シフト
PLLをリアルタイムでリコンフィギュレーションする機能は、複数の周波数で動作するアプリケーションにおいて便利な機能となります。また、プロトタイピング環境でも有用な機能であり、PLL出力周波数をスイープし、出力クロック位相を動的に調整することができます。
たとえば、被試験デバイスの要件に応じて、テスト・パターンを生成するシステムが75 MHzまたは150MHzでパターンを生成して送信する必要があります。PLLコンポーネントをリアルタイムでリコンフィギュレーションすることにより、このような2つの出力周波数を数マイクロ秒以内に切り換えることができます。
また、この機能は、PLL出力クロックの位相シフトを変更することによってclock-to-out（tCO）遅延をリアルタイムで調整するために使用することもできます。この手法により、新しいPLL設定でコンフィギュレーション・ファイルを再生成する必要がなくなります。
図 24. PLLリコンフィギュレーション・スキャン・チェイン次の図は、新しい設定をシリアル・シフト・レジスタ・チェインまたはスキャン・チェインにシフトすることによるPLLカウンタ設定の動的な調整を示しています。シリアル・データは、scandataポートを介してスキャン・チェインにシフトし、シフト・レジスタはscanclkによってロックされます。scanclkの最大周波数は100 MHzです。データの最後のビットをシフトした後、1scanclkクロック・サイクル以上configupdate信号をアサートすると、スキャン・レジスタのデータでPLLコンフィギュレーション・ビットを同期的に更新します。
カウンタ設定は、個々のカウンタのクロック周波数に同期して更新されます。そのため、すべてのカウンタが同時に更新されるわけではありません。
ダイナミック・リコンフィギュレーション手法では、16進形式ファイル（.hex）やメモリ初期化ファイル（.mif)）といったコンフィギュレーション・ファイルを使用します。これらのファイルはALTPLL_RECONFIG IPコアと併せて使用され、ダイナミック・リコンフィギュレーションを実行します。