Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイド

ダウンロード PDF
ID 710582
日付 4/03/2023
Public
ドキュメント目次
ドキュメント目次 x
1. クイック・スタート・ガイド 2. CPRI Multirateデザイン例の詳しい説明 3. PMA/FEC Direct PHY Multirateデザイン例の詳しい説明 4. Ethernet Multirateデザイン例の詳しい説明 5. Ethernet to CPRIデザイン例の詳しい説明 6. Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイドのアーカイブ 7. Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイドの改訂履歴
1. クイック・スタート・ガイド x
1.1. ハードウェアとソフトウェアの要件 1.2. デザインの生成 1.3. ディレクトリー構造 1.4. コンパイル専用プロジェクトのコンパイル 1.5. デザイン例のテストベンチのシミュレーション 1.6. ハードウェアでのデザイン例のコンパイルとコンフィグレーション 1.7. ハードウェア・デザイン例のテスト
1.2. デザインの生成 x
1.2.1. CPRI Multirateデザイン例パラメーター 1.2.2. Ethernet Multirateデザイン例パラメーター 1.2.3. PMA/FEC Direct PHY Multirateデザイン例パラメーター 1.2.4. Ethernet to CPRIデザイン例パラメーター
2. CPRI Multirateデザイン例の詳しい説明 x
2.1. CPRI Multirateデザイン例: 機能の説明 2.2. CPRI Multirateデザイン例: レジスター
2.1. CPRI Multirateデザイン例: 機能の説明 x
2.1.1. CPRI Multirateデザイン例: シミュレーション・テストベンチ 2.1.2. CPRI Multirateハードウェア・デザイン例 2.1.3. CPRI Multirateデザイン例のリセットスキーム
3. PMA/FEC Direct PHY Multirateデザイン例の詳しい説明 x
3.1. PMA/FEC Direct PHY Multirateデザイン例の機能の説明 3.2. PMA/FEC Direct PHY Multirateデザイン例: レジスター
3.1. PMA/FEC Direct PHY Multirateデザイン例の機能の説明 x
3.1.1. PMA/FEC Direct PHY Multirateデザイン例のシミュレーション・テストベンチ 3.1.2. PMA/FEC Direct PHY Multirateハードウェア・デザイン例
4. Ethernet Multirateデザイン例の詳しい説明 x
4.1. Ethernet Multirateデザイン例: 機能の説明 4.2. Ethernet Multirateデザイン例: レジスター
4.1. Ethernet Multirateデザイン例: 機能の説明 x
4.1.1. Ethernet Multirateデザイン例: シミュレーション・テストベンチ 4.1.2. Ethernet Multirateハードウェア・デザイン例
5. Ethernet to CPRIデザイン例の詳しい説明 x
5.1. Ethernet to CPRIデザイン例: 機能の説明 5.2. Ethernet to CPRIデザイン例:レジスター
5.1. Ethernet to CPRIデザイン例: 機能の説明 x
5.1.1. Ethernet to CPRIダイナミック・リコンフィグレーションのデザイン例: シミュレーション・テストベンチ 5.1.2. Ethernet to CPRIダイナミック・リコンフィグレーションのハードウェア・デザイン例
1. クイック・スタート・ガイド
2. CPRI Multirateデザイン例の詳しい説明
3. PMA/FEC Direct PHY Multirateデザイン例の詳しい説明
4. Ethernet Multirateデザイン例の詳しい説明
5. Ethernet to CPRIデザイン例の詳しい説明
6. Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイドのアーカイブ
7. Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイドの改訂履歴

5.2. Ethernet to CPRIデザイン例:レジスター

表 18.  Ethernet to CPRIバリアントのアドレスマップ
アドレス範囲 マッピング
0x1000_0000 – 0x1000_FFFF P0 Ethernetレジスター
0x1080_0000 – 0x108F_FFFF P0 Transceiverレジスター
0x1010_0000 – 0x1010_FFFF 25G Packet Client
0x0000_0000 – 0x0000_03FF Dynamic Reconfiguration Controller
0x2000_0000 – 0x2000_003F CPRI Softレジスター
0x2010_0000 – 0x2010_FFFF CPRI PCSレジスター
0x2020_0000 – 0x202F_FFFF CPRI Transceiverレジスター
表 19.  Ethernet to CPRIバリアントのアドレスマップ (1GE付き)
アドレス範囲 マッピング
0x1000_0000 – 0x1000_FFFF P0 Ethernetレジスター
0x1080_0000 – 0x108F_FFFF P0 Transceiverレジスター
0x1010_0000 – 0x1010_FFFF 25G Packet Client
0x0000_0000 – 0x0000_03FF Dynamic Reconfiguration Controller
0x2000_0000 – 0x2000_003F CPRI Softレジスター
0x2010_0000 – 0x2010_FFFF CPRI PCSレジスター
0x2020_0000 – 0x202F_FFFF CPRI Transceiverレジスター
0x3000_0000 - 0x3000_03FF 1G Ethernet (Triple-Speed Ethernet) レジスター
0x3001_0000 - 0x3001_0FFF 1G Ethernet (Direct-PHY) ソフトCSRレジスター。詳細については、F-Tile PMA/FEC Direct PHY Intel FPGA IP Core Soft CSR Registersを参照してください。
0x3080_0000 - 0x308F_FFFF 1G Ethernet Transceiverレジスター
0x3010_0000 - 0x3010_FFFF 1G Ethernet Traffic Controller
関連情報
レベル 2 の表題