Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイド

ダウンロード PDF
ID 710582
日付 4/03/2023
Public
ドキュメント目次
ドキュメント目次 x
1. クイック・スタート・ガイド 2. CPRI Multirateデザイン例の詳しい説明 3. PMA/FEC Direct PHY Multirateデザイン例の詳しい説明 4. Ethernet Multirateデザイン例の詳しい説明 5. Ethernet to CPRIデザイン例の詳しい説明 6. Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイドのアーカイブ 7. Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイドの改訂履歴
1. クイック・スタート・ガイド x
1.1. ハードウェアとソフトウェアの要件 1.2. デザインの生成 1.3. ディレクトリー構造 1.4. コンパイル専用プロジェクトのコンパイル 1.5. デザイン例のテストベンチのシミュレーション 1.6. ハードウェアでのデザイン例のコンパイルとコンフィグレーション 1.7. ハードウェア・デザイン例のテスト
1.2. デザインの生成 x
1.2.1. CPRI Multirateデザイン例パラメーター 1.2.2. Ethernet Multirateデザイン例パラメーター 1.2.3. PMA/FEC Direct PHY Multirateデザイン例パラメーター 1.2.4. Ethernet to CPRIデザイン例パラメーター
2. CPRI Multirateデザイン例の詳しい説明 x
2.1. CPRI Multirateデザイン例: 機能の説明 2.2. CPRI Multirateデザイン例: レジスター
2.1. CPRI Multirateデザイン例: 機能の説明 x
2.1.1. CPRI Multirateデザイン例: シミュレーション・テストベンチ 2.1.2. CPRI Multirateハードウェア・デザイン例 2.1.3. CPRI Multirateデザイン例のリセットスキーム
3. PMA/FEC Direct PHY Multirateデザイン例の詳しい説明 x
3.1. PMA/FEC Direct PHY Multirateデザイン例の機能の説明 3.2. PMA/FEC Direct PHY Multirateデザイン例: レジスター
3.1. PMA/FEC Direct PHY Multirateデザイン例の機能の説明 x
3.1.1. PMA/FEC Direct PHY Multirateデザイン例のシミュレーション・テストベンチ 3.1.2. PMA/FEC Direct PHY Multirateハードウェア・デザイン例
4. Ethernet Multirateデザイン例の詳しい説明 x
4.1. Ethernet Multirateデザイン例: 機能の説明 4.2. Ethernet Multirateデザイン例: レジスター
4.1. Ethernet Multirateデザイン例: 機能の説明 x
4.1.1. Ethernet Multirateデザイン例: シミュレーション・テストベンチ 4.1.2. Ethernet Multirateハードウェア・デザイン例
5. Ethernet to CPRIデザイン例の詳しい説明 x
5.1. Ethernet to CPRIデザイン例: 機能の説明 5.2. Ethernet to CPRIデザイン例:レジスター
5.1. Ethernet to CPRIデザイン例: 機能の説明 x
5.1.1. Ethernet to CPRIダイナミック・リコンフィグレーションのデザイン例: シミュレーション・テストベンチ 5.1.2. Ethernet to CPRIダイナミック・リコンフィグレーションのハードウェア・デザイン例
1. クイック・スタート・ガイド
2. CPRI Multirateデザイン例の詳しい説明
3. PMA/FEC Direct PHY Multirateデザイン例の詳しい説明
4. Ethernet Multirateデザイン例の詳しい説明
5. Ethernet to CPRIデザイン例の詳しい説明
6. Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイドのアーカイブ
7. Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイドの改訂履歴

1.6. ハードウェアでのデザイン例のコンパイルとコンフィグレーション

ハードウェア・デザイン例をコンパイルし、 Intel® Agilex™ 7デバイス上でコンフィグレーションするには、次の手順に従います。

  1. ハードウェア・デザイン例の生成が完了していることを確認します。
  2. インテルQuartus Prime開発ソフトウェア・プロ・エディションで、 インテル® Quartus® Primeプロジェクトを開きます。
    • CPRI Multirate Design Exampleの場合、

      <design_example_dir>/hardware_test_design/cpriphy_dr_ed_hw.qpf

    • Ethernet Multirate Design Exampleの場合、 <design_example_dir>/hardware_test_design/eth_f_hw.qpf
    • PMA/FEC Direct PHY Multirate Design Exampleの場合、 <design_example_dir>/hardware_test_design/dphy_f_hw.qpf
    • Ethernet to CPRI Design Exampleの場合、 <design_example_dir>/hardware_test_design/eth_cpriphy_f_hw.qpf
  3. Processing > Start Compilationをクリックします。
  4. コンパイルが成功すると、.sof ファイルが <design_example_dir>/hardware_test_design/output_files ディレクトリーで使用可能になります。 Intel® Agilex™ 7デバイス上でハードウェア・デザイン例をプログラミングするには、次の手順に従います。
    1. Intel® Agilex™ 7 Iシリーズのトランシーバー・シグナル・インテグリティー開発キットをホスト・コンピューターに接続します。
      注: 開発キットはデフォルトで、正しいクロック周波数でプログラム済みになっています。周波数を設定するためにClock Controlアプリケーションを使用する必要はありません。
    2. Tools > Programmer > Hardware Setupをクリックします。
    3. プログラミング・デバイスを選択します。
    4. ModeがJTAGに設定されていることを確認します。
    5. Intel® Agilex™ 7デバイスを選択し、Add Deviceをクリックします。Programmerは、ボード上のデバイス間の接続のブロック図を表示します。
    6. .sof が含まれる行で、.sof のボックスをオンにします。
    7. Program/Configure列のボックスにチェックを入れます。
    8. Startをクリックします。
関連情報
レベル 2 の表題