AN 927: インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel® FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポート

ダウンロード PDF
ID 683652
日付 9/28/2020
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel® FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート
1. インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel® FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート x
1.1. ハードウェアの要件 1.2. ハードウェアのセットアップ 1.3. ハードウェアのチェックアウト方法 1.4. JESD204C Intel FPGA IPとADCのコンフィグレーション 1.5. テスト結果 1.6. テスト結果に関するコメント 1.7. AN 927: インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポートの改訂履歴 1.8. 付録
1.3. ハードウェアのチェックアウト方法 x
1.3.1. レシーバーのデータリンク層 1.3.2. レシーバーのトランスポート層 (TL) 1.3.3. 決定論的レイテンシー - サブクラス1 (DL)
1.3.1. レシーバーのデータリンク層 x
1.3.1.1. 同期ヘッダーのアライメント (SHA) 1.3.1.2. 拡張マルチブロックのアライメント (EMBA)
1. インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel® FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート

1.5. テスト結果

次の表に、考えられる結果とその定義を示します。

表 6.  結果の定義
結果 定義
PASS テスト対象デバイス (DUT) は適合する動作を示すことが観察されています。
コメント付きのPASS DUTは適合する動作を示すことが観察されています。ただし、状況についての追加説明が含まれています (例: 時間制限のため、テストの一部のみを実行している)。
FAIL DUTは適合しない動作を示すことが観察されています。
警告 DUTは、非推奨の動作を示すことが観察されています。
コメントを参照 観察からは、有効な合格または不合格を特定することができていません。状況についての追加説明が含まれています。

次の表は、さまざまなL、M、F、データレート、サンプリング・クロック、リンククロック、SYSREF周波数の値でのテストケースSHA.1、SHA.2、EMBA.1、EMBA.2、EMBA.3、TL.1、TL.2の結果を示しています。

表 7.  テストケースSHA.1、SHA.2、EMBA.1、EMBA.2、EMBA.3、TL.1、TL.2の結果
テスト L M F データレート (Gbps) ADCサンプリング・クロック (MHz) FPGAリンククロック (MHz) 9 FPGAフレームクロック (MHz)9 結果
1 8 4 1 24.75000 3000.00 187.50 375.00 PASS
2 8 16 4 20.46000 2480.00 155.00 155.00 PASS
3 8 8 6 12.16512 2949.12 92.16 368.64 PASS
4 8 2 1 12.16512 2949.12 92.16 368.64 PASS
5 8 8 2 16.22016 2949.12 122.88 122.88 PASS
6 4 4 2 18.48000 3360.00 140.00 140.00 PASS
7 4 8 4 12.16512 2949.12 92.16 92.16 PASS
8 8 2 3 9.12384 2949.12 69.12 276.48 PASS
9 8 8 2 8.11008 2949.12 61.44 61.44 PASS
10 8 2 1 12.67200 3072.00 96.00 384.00 PASS
11 6 12 4 22.77000 2760.00 172.50 172.50 PASS
12 3 6 4 14.85000 2760.00 112.50 112.50 PASS
13 2 8 8 11.88000 2880.00 90.00 90.00 PASS

次の表は、さまざまなL、M、F、データレート、サンプリング・クロック、リンククロック、SYSREF周波数の値でのテストケースDL.1、DL.2、DL.3の結果を示しています。

表 8.  決定論的レイテンシーのテスト結果
テスト L M F データレート (Gbps) ADCサンプリング・クロック (MHz) FPGAリンククロック (MHz)9 FPGAフレームクロック (MHz)9 結果 RBDカウント レイテンシー (フレーム・クロック・サイクル) レイテンシー (等価リンク・クロック・サイクル)
DL.1 8 4 1 24.75000 3000.00 187.50 375.00 PASS 14 96 48
DL.2 8 4 1 24.75000 3000.00 187.50 375.00 PASS
DL.3 8 4 1 24.75000 3000.00 187.50 375.00 PASS
DL.1 8 16 4 20.46000 2480.00 155.00 155.00 PASS 5 91 91
DL.2 8 16 4 20.46000 2480.00 155.00 155.00 PASS
DL.3 8 16 4 20.46000 2480.00 155.00 155.00 PASS
DL.1 8 8 6 12.16512 2949.12 92.16 368.64 PASS 28 244 61
DL.2 8 8 6 12.16512 2949.12 92.16 368.64 PASS
DL.3 8 8 6 12.16512 2949.12 92.16 368.64 PASS
DL.1 8 2 1 12.16512 2949.12 92.16 368.64 PASS 5 164 41
DL.2 8 2 1 12.16512 2949.12 92.16 368.64 PASS
DL.3 8 2 1 12.16512 2949.12 92.16 368.64 PASS
DL.1 8 8 2 16.22016 2949.12 122.88 122.88 PASS 14 55 55
DL.2 8 8 2 16.22016 2949.12 122.88 122.88 PASS
DL.3 8 8 2 16.22016 2949.12 122.88 122.88 PASS
DL.1 4 4 2 18.48000 3360.00 140.00 140.00 PASS 2 66 66
DL.2 4 4 2 18.48000 3360.00 140.00 140.00 PASS
DL.3 4 4 2 18.48000 3360.00 140.00 140.00 PASS
DL.1 4 8 4 12.16512 2949.12 92.16 92.16 PASS 5 91 91
DL.2 4 8 4 12.16512 2949.12 92.16 92.16 PASS
DL.3 4 8 4 12.16512 2949.12 92.16 92.16 PASS
DL.1 8 2 3 9.12384 2949.12 69.12 276.48 PASS 20 224 56
DL.2 8 2 3 9.12384 2949.12 69.12 276.48 PASS
DL.3 8 2 3 9.12384 2949.12 69.12 276.48 PASS
DL.1 8 8 2 8.11008 2949.12 61.44 61.44 PASS 10 54 54
DL.2 8 8 2 8.11008 2949.12 61.44 61.44 PASS
DL.3 8 8 2 8.11008 2949.12 61.44 61.44 PASS
DL.1 8 2 1 12.67200 3072.00 96.00 384.00 PASS 5 165 42
DL.2 8 2 1 12.67200 3072.00 96.00 384.00 PASS
DL.3 8 2 1 12.67200 3072.00 96.00 384.00 PASS
DL.1 6 12 4 22.77000 2760.00 172.50 172.50 PASS 14 86 86
DL.2 6 12 4 22.77000 2760.00 172.50 172.50 PASS
DL.3 6 12 4 22.77000 2760.00 172.50 172.50 PASS
DL.1 3 6 4 14.85000 2700.00 112.50 112.50 PASS 7 89 89
DL.2 3 6 4 14.85000 2700.00 112.50 112.50 PASS
DL.3 3 6 4 14.85000 2700.00 112.50 112.50 PASS
DL.1 2 8 8 11.88000 2880.00 90.00 90.00 PASS 9 117 117
DL.2 2 8 8 11.88000 2880.00 90.00 90.00 PASS
DL.3 2 8 8 11.88000 2880.00 90.00 90.00 PASS
9 フレームクロックとリンククロックは、内部コアのPLLを使用してコアクロックから取得します。
レベル 2 の表題