AN 927: インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel® FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポート

ダウンロード PDF
ID 683652
日付 9/28/2020
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel® FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート
1. インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel® FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート x
1.1. ハードウェアの要件 1.2. ハードウェアのセットアップ 1.3. ハードウェアのチェックアウト方法 1.4. JESD204C Intel FPGA IPとADCのコンフィグレーション 1.5. テスト結果 1.6. テスト結果に関するコメント 1.7. AN 927: インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポートの改訂履歴 1.8. 付録
1.3. ハードウェアのチェックアウト方法 x
1.3.1. レシーバーのデータリンク層 1.3.2. レシーバーのトランスポート層 (TL) 1.3.3. 決定論的レイテンシー - サブクラス1 (DL)
1.3.1. レシーバーのデータリンク層 x
1.3.1.1. 同期ヘッダーのアライメント (SHA) 1.3.1.2. 拡張マルチブロックのアライメント (EMBA)
1. インテル® Stratix® 10のEタイルデバイスにおけるJESD204C Intel® FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート

1.8. 付録

インテル® Quartus® Primeプロ・エディションのソフトウェア・バージョン19.4.0ビルド64を使用し、デザインをコンパイルしています。

ADCは100を超えるJESD204C動作モードをサポートしており、そのすべてがJESD204C Intel FPGA IPでもサポートされています。テスト済みの13のADCモードは、ADCでサポートされているすべてのモードにわたる幅広い相互運用性を実証するための一般的なJESD204Cパラメーターのセットを表しています。

レベル 2 の表題