インテル® HLS コンパイラー: ユーザーガイド

ID 683456
日付 12/22/2017
Public
ドキュメント目次
ご意見・ご要望

1. インテル® HLS コンパイラー・ユーザーガイド

更新対象:
インテル® Quartus® Prime デザインスイート 17.1
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
インテル® HLS コンパイラー・ユーザーガイド では インテル® FPGA 製品向けにデザインする IP の合成、検証、およびシミュレーションについて説明します。 インテル® HLS ( 高位合成 ) コンパイラーはコンパイラー・コマンドの名前を反映し、しばしばi++ コンパイラーと呼ばれます。

従来の RTL 開発と比較すると、 インテル® HLS コンパイラーには次の利点があります。

  • 高速で容易な検証
  • C++ によるアルゴリズム開発
  • C++ テストベンチを使用した RTL 検証の自動統合
  • 強力なマイクロアーキテクチャーへの最適化