インテルのみ表示可能 — GUID: ewa1464620594284
Ixiasoft
6.1. 検証テストベンチ実行可能ファイルの生成
i++コマンドに -march=" <FPGA_family_or_part_number> " を含めた場合、HLSコンパイラーはコンポーネントを識別し、高位合成を実行します。次に、検証テストベンチを実行する実行可能ファイルを生成します。
i++ -march="<FPGA_family_or_part_number>" <input_files> コマンドを呼び出す際は、HLSコンパイラーは検証実行可能ファイルを生成するために次のタスクを実行します。
- デザインを解析し、FPGA へのコンポーネント合成に必要な関数とシンボルを抽出します。また、HLSコンパイラーは C++ テストベンチのコンパイルに必要な関数とシンボルも抽出します。
- シミュレーターを実行する x86-64 実行可能ファイルを生成するために、テストベンチコードをコンパイルします。
- コンポーネント合成のために、コードを FPGA にコンパイルします。このコンパイルはコンポーネントでの Verilog と Verilog-DPI テストベンチを生成します。