インテル® HLS コンパイラー: ユーザーガイド

ID 683456
日付 12/22/2017
Public
ドキュメント目次
ご意見・ご要望

6. シミュレーションによる IP 検証

コンポーネントを FPGA アーキテクチャーにコンパイルする際、 インテル® HLS コンパイラーは、デザインの C++ テストベンチを RTL シミュレーターで実行しているコンポーネントの RTL でコンパイル済みのバージョンにリンクします。 シミュレーションの実行にはMentor Graphics® ModelSim®ソフトウェアを使用します。ModelSim ソフトウェアのサポートされるバージョンのリストは、 インテル® Quartus® Prime 開発ソフトウェアおよびデバイスサポート・リリースノートのEDA インターフェイスの情報のセクションを参照してください。
C++ テストベンチ で IP の機能性の正確さを検証するには、FPGA アーキテクチャーをターゲットにすることで、コンパイラーが生成する実行可能ファイルを実行します。デフォルトでは、実行可能ファイルの名前はa.outです。
シンプルな単一ファイルデザインのコマンド例 :

i++ -march="Arria 10" --component <component_list> […] design.cpp