インテルのみ表示可能 — GUID: iqy1538674407393
Ixiasoft
1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPについて
2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例 クイック・スタート・ガイド
3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の説明
4. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドのアーカイブ
5. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドの改訂履歴
2.1. HBM2システム向け インテル® Quartus® Primeプロジェクトの作成
2.2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのコンフィグレーション
2.3. High Bandwidth Memory (HBM2) Interface Intel FPGA IP向けIP Parameter Editor Proのガイドライン
2.4. 合成可能なHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の生成
2.5. 合成可能なHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPの高効率生成
2.6. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション用生成
2.7. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の変更後の再生成
インテルのみ表示可能 — GUID: iqy1538674407393
Ixiasoft
2.7. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の変更後の再生成
生成後の合成フォルダー内のIPバリエーション・ファイルまたはPlatform Designerファイルを変更する場合、 インテル® Quartus® Prime開発ソフトウェアを使って、デザイン例ファイルの再生成ができます。これは、統合IPの再生成プロセスを通じて インテル® Quartus® Primeコンパイル中に行われます。 もしくは、デザイン例の事前生成ファイルを使用して、デザイン例ファイルを表示、変更、生成、または再生成します。デザイン例の事前生成スクリプトを生成するには、IP Parameter Editor ProウィンドウでGenerate Example Designボタンをクリックします。事前生成スクリプトの生成は、SimulationまたはSynthesisのチェックボックスを選択しているかどうかに関係なく行われます。
合成またはシミュレーション用のファイルセットを生成または再生成するには、次のスクリプトのいずれかを実行します。
- コンパイル用のプロジェクトを作成するには、デスティネーション・ディレクトリーの quartus_sh -t make_qii_design.tcl スクリプトを実行します。
- シミュレーション用のプロジェクトを作成するには、デスティネーション・ディレクトリーの quartus_sh -t make_sim_design.tcl スクリプトを実行します。