High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例 ユーザーガイド

ダウンロード PDF
ID 683379
日付 8/30/2019
Public
ドキュメント目次
ドキュメント目次 x
1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPについて 2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例 クイック・スタート・ガイド 3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の説明 4. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドのアーカイブ 5. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドの改訂履歴
1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPについて x
1.1. リリース情報
2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例 クイック・スタート・ガイド x
2.1. HBM2システム向け インテル® Quartus® Primeプロジェクトの作成 2.2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのコンフィグレーション 2.3. High Bandwidth Memory (HBM2) Interface Intel FPGA IP向けIP Parameter Editor Proのガイドライン 2.4. 合成可能なHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の生成 2.5. 合成可能なHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPの高効率生成 2.6. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション用生成 2.7. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の変更後の再生成
3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の説明 x
3.1. High Bandwidth Memory (HBM2) Interface Intel FPGA IP合成デザイン例 3.2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPシミュレーション・デザイン例 3.3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのDesign Example Interfaceタブ
1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPについて
2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例 クイック・スタート・ガイド
3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の説明
4. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドのアーカイブ
5. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドの改訂履歴

2.6. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション用生成

インテル® Stratix® 10 MX開発キットでは、High Bandwidth Memory (HBM2) Interface Intel FPGA IPの設定のほとんどは、デフォルト値のままにしておくことができます。 合成可能なデザイン例を生成するには、次の追加手順に従ってください。
  1. Diagnosticsタブで、Performance > Enable Efficiency Monitorをクリックすると、シミュレーション中のインターフェイスの効率に関する統計を収集、報告します。
    注: In-System-Sources-and-Probesをイネーブルすると、そのインスタンス化が行われるのは、 インテル® Quartus® Prime開発ソフトウェアによって合成された場合のみです。シミュレーションの場合、対応する信号はアースまたはVccに接続されます。
  2. Diagnosticsタブで、Traffic Generator > Use efficiency patternを選択すると、デザイン例に統合された高効率の同時トラフィック・パターン機能が提供されます。異なる数の読み出し/書き込みトランザクションをコンフィグレーションし、シーケンシャルまたはランダムのトラフィック・アドレス指定を選択し、データ一致チェックをイネーブルまたはディスエーブルします。このオプションでは、 Read command round trip latency機能も有効にします。レイテンシーの測定期間は、有効な読み出しコマンドをドライバーで開始してから、応答が受信されるまでです。
  3. Example DesignsタブのExample Design FilesでSimulationチェックボックスがオンになっていることを確認します。
    注: デフォルトでは、 SimulationとSynthesisの両方のチェックボックスがチェックされています。
  4. File > Saveをクリックします。システムでは、現在の設定の作成と保存をユーザーIPバリエーション・ファイル (<user instance name>.ip) で行います。このファイルは、ユーザーが指定した <user project directory> にあります。
  5. ウィンドウの右上隅のGenerate Example Designをクリックします。
  6. 生成したデザイン例のディレクトリー (<design example directory>) を指定し、OKをクリックします。システムでは、次のデザイン例ファイルセットを指定されたディレクトリー内に作成します。
  7. IP Parameter Editor Proウィンドウを終了するには、File > Exitをクリックします。
レベル 2 の表題