インテルのみ表示可能 — GUID: uqt1538487949400
Ixiasoft
1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPについて
2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例 クイック・スタート・ガイド
3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の説明
4. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドのアーカイブ
5. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドの改訂履歴
2.1. HBM2システム向け インテル® Quartus® Primeプロジェクトの作成
2.2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのコンフィグレーション
2.3. High Bandwidth Memory (HBM2) Interface Intel FPGA IP向けIP Parameter Editor Proのガイドライン
2.4. 合成可能なHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の生成
2.5. 合成可能なHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPの高効率生成
2.6. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション用生成
2.7. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の変更後の再生成
インテルのみ表示可能 — GUID: uqt1538487949400
Ixiasoft
2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例 クイック・スタート・ガイド
デザイン例の自動フローが High Bandwidth Memory (HBM2) Interface Intel FPGA IPで使用可能です。
IP Parameter Editor ProウィンドウのExample DesignsタブとGenerate Example Designsボタンを使用して、合成およびシミュレーションのデザイン例ファイルセットを指定、生成できます。このファイルセットでHBM2 IPを検証します。
生成されたデザイン例で反映するパラメーター化は、IP Parameter Editor Proウィンドウで設定したものです。デザイン例を生成し、評価用のインテルFPGA開発キットと一致させることができます。もしくは、デザイン例を生成して、実際のシステム要件に一致させ、それを出発点として独自のシステムを作成することもできます。
図 1. デザイン例の一般的なフロー
セクションの内容
HBM2システム向け インテル Quartus Primeプロジェクトの作成
High Bandwidth Memory (HBM2) Interface Intel FPGA IPのコンフィグレーション
High Bandwidth Memory (HBM2) Interface Intel FPGA IP向けIP Parameter Editor Proのガイドライン
合成可能なHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の生成
合成可能なHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPの高効率生成
High Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション用生成
High Bandwidth Memory (HBM2) Interface Intel FPGA IPデザイン例の変更後の再生成