5. High Bandwidth Memory (HBM2) Interface インテル® FPGA IPデザイン例 ユーザーガイドの改訂履歴
ドキュメント・バージョン | インテル® Quartus® Primeバージョン | IPバージョン | 変更内容 |
---|---|---|---|
2019.08.30 | 19.2 | 19.2.0 |
|
2019.05.03 | 19.1 | 19.1 |
|
2018.12.24 | 18.1.1 | 18.1.1 | 初版 |
ドキュメント・バージョン | インテル® Quartus® Primeバージョン | IPバージョン | 変更内容 |
---|---|---|---|
2019.08.30 | 19.2 | 19.2.0 |
|
2019.05.03 | 19.1 | 19.1 |
|
2018.12.24 | 18.1.1 | 18.1.1 | 初版 |