Pタイルのレシーバーの仕様
| シンボル/説明 | 条件 | すべてのトランシーバーのスピードグレード | 単位 | ||
|---|---|---|---|---|---|
| 最小値 | 標準値 | 最大値 | |||
| サポートされているI/O規格 | PCIe* | High Speed Differential I/O | — | ||
| ピーク・ツー・ピーク差動入力電圧VID (diff p-p) | PCIe* 2.5 GT/s65 | 17566 | — | 1,200 | mV |
| PCIe* 5.0 GT/s65 | 10066 | — | 1,200 | mV | |
| PCIe* 8.0 GT/s | 2566 | — | —67 | mV | |
| PCIe* 16.0 GT/s | 1566 | — | —67 | mV | |
| 差動オンチップ終端抵抗 | — | 80 | — | 120 | Ω |
| RESREF68 | — | 167.3 | 169 | 170.7 | Ω |
| RREF | — | 2.772 | 2.8 | 2.828 | kΩ |
65 PCIe* 2.5 GT/sおよび5.0 GT/sで示されている電圧は、パッケージピン (TP2) にあります。
66 2.5 GT/sおよび5 GT/sでのPCIe*の場合、VIDはTP2で測定されます。TP2は、テスト対象のデバイスでアクセス可能なテストポイントです。PCIe* 8.0 GT/sおよび16.0 GT/sの場合、VIDはTP2Pで測定されます。TP2Pは、動作RxパッケージとRxイコライゼーションの効果を理解するリファレンス・ポイントを定義し、重要なアイの高さおよびアイの幅の制限を定義できる唯一の位置を表しています。
67 アイの高さの最大値は、トランスミッターの起動電圧の最大値によって異なります。ジェネレーター (TX) の起動電圧値については、 PCIe* Express Base Specification Rev. 4.0を参照してください。
68 169 ΩでRESREFを接続すると、PCIe*チャネルのオンチップ終端が85 Ωにキャリブレーションされます。