インテル® Agilex™ デバイス・データシート

ダウンロード PDF
ID 683301
日付 6/02/2021
Public
ドキュメント目次
ドキュメント目次 x
インテル® Agilex™ デバイス・データシート
インテル® Agilex™ デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/Oタイミング プログラマブルIOE遅延 用語集 インテルAgilexデバイス・データシートの改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュートおよびアンダーシュート電圧 推奨動作条件 DC特性 I/O規格の仕様
推奨動作条件 x
推奨動作条件 1.1.1.3.2. トランシーバー電源の動作条件 HPS電源の動作条件
DC特性 x
供給電流および消費電力 I/Oピンのリーク電流 バスホールド仕様 OCTキャリブレーション精度の仕様 キャリブレーションなしOCTの抵抗許容差の仕様 ピン・キャパシタンス 内部ウィークプルアップ抵抗 シュミットトリガー入力のヒステリシスの仕様
I/O規格の仕様 x
シングルエンドI/O規格の仕様 シングルエンドSSTL、HSTL、HSUL、およびPOD I/Oリファレンス電圧の仕様 シングルエンドSSTL、HSTL、HSUL、およびPOD I/O規格信号の仕様 差動SSTL、HSTL、および差動HSUL I/O規格の仕様 差動POD I/O規格の仕様 差動I/O規格の仕様
スイッチング特性 x
コア性能の仕様 ペリフェラル性能の仕様 Eタイル・トランシーバーの性能の仕様 Pタイル・トランシーバーの性能の仕様 Rタイル・トランシーバーの性能の仕様 Fタイル・トランシーバーの性能の仕様 HPS性能の仕様
コア性能の仕様 x
クロックツリーの仕様 I/O PLLの仕様 DSPブロックの仕様 メモリーブロックの仕様 ローカル温度センサーの仕様 リモート温度ダイオードの仕様 電圧センサーの仕様
ペリフェラル性能の仕様 x
LVDS SERDESの仕様 DPAロック時間の仕様 LVDS SERDESソフトCDR正弦ジッター許容値の仕様 1.2.2.4. ハード・メモリー・コントローラーでサポートされているメモリー規格 1.2.2.5. ソフト・メモリー・コントローラーでサポートされているメモリー規格 1.2.2.6. HPSハード・メモリー・コントローラーでサポートされているメモリー規格 DLL範囲の仕様 メモリー出力クロックジッターの仕様
Eタイル・トランシーバーの性能の仕様 x
Eタイル・トランシーバーの性能 Eタイル・トランシーバーのリファレンス・クロックの仕様 Eタイルのトランスミッターの仕様 Eタイルのレシーバーの仕様
Pタイル・トランシーバーの性能の仕様 x
Pタイル・トランシーバーの性能 Pタイル・トランシーバーのリファレンス・クロックの仕様 Pタイルのトランスミッターの仕様 Pタイルのレシーバーの仕様
Rタイル・トランシーバーの性能の仕様 x
Rタイル・トランシーバーの性能 Rタイル・トランシーバーのリファレンス・クロックの仕様 Rタイルのトランスミッターの仕様 Rタイルのレシーバーの仕様
Fタイル・トランシーバーの性能の仕様 x
Fタイル・トランシーバーの性能 Fタイル・トランシーバーのリファレンス・クロックの仕様 Fタイルのトランスミッターの仕様 Fタイルのレシーバーの仕様 Fタイルの電気的コンプライアンス
HPS性能の仕様 x
HPSクロックの性能 HPS内部オシレーター周波数 HPS PLLの仕様 HPSコールドリセット HPS SPIのタイミング特性 HPS SD/MMCのタイミング特性 HPS USB UPLIのタイミング特性 HPS Ethernet Media Access Controller (EMAC) のタイミング特性 HPS I2Cのタイミング特性 HPS NANDのタイミング特性 HPSトレースのタイミング特性 HPS GPIOインターフェイス HPS JTAGのタイミング特性 HPSプログラマブルI/Oのタイミング特性
コンフィグレーションの仕様 x
一般的なコンフィグレーションのタイミング仕様 PORの仕様 外部コンフィグレーション・クロックソースの要件 JTAGコンフィグレーション・タイミング ASコンフィグレーション・タイミング Avalon® Streaming (Avalon®-ST) のコンフィグレーション・タイミング コンフィグレーション・ビット・ストリームのサイズ
インテル® Agilex™ デバイス・データシート

Rタイル・トランシーバーのリファレンス・クロックの仕様

表 59.   インテル® Agilex™デバイスのRタイルのリファレンス・クロックの仕様仕様ステータスについては、データシートのステータスの表を参照してください。
シンボル/説明 条件 すべてのトランシーバーのスピードグレード 単位
最小値 標準値 最大値
サポートされているI/O規格 PCIe* HCSL —
CXL HCSL —
32.0 GT/sをサポートするデバイスのRefclk周波数71 PCIe* 99.99 100 100.01 MHz
CXL 99.99 100 100.01 MHz
立ち上がりエッジレート72 PCIe* 0.6 — 4 V/ns
CXL 0.6 — 4 V/ns
立ち下がりエッジレート72 PCIe* 0.6 — 4 V/ns
CXL 0.6 — 4 V/ns
デューティー・サイクル PCIe* 40 — 60 %
CXL 40 — 60 %
絶対VMAX PCIe* — — 1.15 V
CXL — — 1.15 V
絶対VMIN PCIe* — — -0.3 V
CXL — — -0.3 V
ピーク・ツー・ピーク差動入力電圧 PCIe* 300 — 1,450 mV
CXL 300 — 1,450 mV
Vcross PCIe* 250 — 550 mV
CXL 250 — 550 mV
サイクル間ジッター (TCCJITTER)73 PCIe* — — 150 ps
CXL — — 150 ps
スペクトラム拡散変調クロック周波数 PCIe* 30 — 33 kHz
CXL 30 — 33 kHz
すべてのスピードでSRISモードで動作しているときに32.0 GT/sおよびSRISをサポートするデバイスのSSC偏差 PCIe* -0.3 — 0 %
CXL -0.3 — 0 %
TSSC-MAX-PERIOD-SLEW PCIe*の最大SSC df/dt — — 1,250 ppm/µs
CXLの最大SSC df/dt — — 1,250 ppm/µs
関連情報
71 この数値は、スペクトラム拡散クロッキング (SSC) がオフになっている場合です。スペクトラム拡散クロッキングを備えたシステムの場合は、 PCI Express* Base Specification Revision 5.0 Version 1.0内のSection 8.6 Refclk Specificationsの仕様に従ってください。
72 差動波形で–150 mVから+150 mVまでを測定します。300 mVの測定ウィンドウは、差動ゼロ交差を中心にしています。
73 一般的なリファレンス・クロック・アーキテクチャーの場合、 PCI Express* Base Specification Revision 5.0 Version 1.0内のSection 8.6 Refclk Specificationsで指定されたジッター制限を満たす必要があります。
レベル 2 の表題