インテルのみ表示可能 — GUID: nik1412546858612
Ixiasoft
インテルのみ表示可能 — GUID: nik1412546858612
Ixiasoft
5.2.2. トランシーバー・リコンフィグレーション・コントローラーIP コアの既知の問題の回避策5.3.2. トランシーバー・リコンフィグレーション・コントローラーIP コアの既知の問題の回避策
- pcie_lib/top.v を開きます。
- alt_xcvr_reconfig という名前のReconfiguration Controller インスタンスを検索し、top.v のreconfig_controller 全体をコメントアウトします。 (Transceiver Reconfiguration Controller インスタンスには、32 行のVerilog HDL コードが含まれています。)
- インスタンスalt_xcvr_reconfig のコメントアウト後に、以下のVerilog HDL で示す5 行を追加します。
wire [69:0] reconfig_to_xcvr_bus = {24'h0, 2'b11, 44'h0};
assign pcie_reconfig_driver_0_reconfig_mgmt_waitrequest = 1'b0;
assign pcie_reconfig_driver_0_reconfig_mgmt_readdata = 32'h0;
assign alt_xcvr_reconfig_0_reconfig_busy_reconfig_busy = 1'b0;
assign alt_xcvr_reconfig_0_reconfig_to_xcvr_reconfig_to_xcv r = { 2 {reconfig_to_xcvr_bus}};
この例では、最初のステートメントは、reconfig_to_xcvr_bus をチャネルごとに正しい値に固定します。最初の3 つのアサインメント・ステートメントは、waitrequest、readdata、reconfig_busy 信号の正しい値を指定します。alt_xcvr_reconfig_0_reconfig_to_xcvr_reconfig_to_xcvr の最終アサインメント・ステートメントは、すべてのアクティブなトランシーバー・チャネルのフル・リコンフィグレーション・バスを表します。Gen1 x1 インスタンスでは2 つのチャネルがアクティブなので、このバスは2 回複製されます。