AN 953: デザインのパーシャル・リコンフィグレーション: インテル® Agilex® FシリーズFPGA開発ボード用

ダウンロード PDF
ID 683849
日付 7/23/2021
Public
ドキュメント目次
ドキュメント目次 x
デザインのパーシャル・リコンフィグレーション インテル® Agilex® FシリーズFPGA開発ボード用
デザインのパーシャル・リコンフィグレーション インテル® Agilex® FシリーズFPGA開発ボード用 x
リファレンス・デザインの概要 リファレンス・デザインの要件 リファレンス・デザイン・ファイル リファレンス・デザインのウォークスルー AN 953: デザインのパーシャル・リコンフィグレーション インテルAgilex FシリーズFPGA開発ボード用の改訂履歴
リファレンス・デザインのウォークスルー x
ステップ1: はじめに ステップ2: デザイン・パーティションの作成 ステップ3: PRパーティションに対する配置と配線領域の割り当て ステップ4: ペルソナの定義 ステップ5: リビジョンの作成 ステップ6: ベースリビジョンのコンパイル ステップ7 : PR実装リビジョンの準備 ステップ8: ボードのプログラミング 既存のペルソナの変更 1.4.10. デザインへの新しいペルソナの追加
ステップ5: リビジョンの作成 x
ベース・リビジョン・タイプの設定 実装リビジョンの作成
ステップ8: ボードのプログラミング x
1.4.8.1. PRプログラミング・エラーのトラブルシューティング
デザインのパーシャル・リコンフィグレーション インテル® Agilex® FシリーズFPGA開発ボード用

1.4.8.1. PRプログラミング・エラーのトラブルシューティング

インテルQuartus Prime Programmerと接続されたハードウェアの適切なセットアップを保証することは、PRプログラミング中のエラーを回避するのに役立ちます。

PRプログラミング・エラーが発生した場合は、 インテル® Quartus® Primeプロ・エディション ユーザーガイド: パーシャル・リコンフィグレーション内の「Troubleshooting PR Programming Errors」を参照して、ステップバイステップのトラブルシューティングのヒントを確認してください。

関連情報
レベル 2 の表題