AN 953: デザインのパーシャル・リコンフィグレーション: インテル® Agilex® FシリーズFPGA開発ボード用

ID 683849
日付 7/23/2021
Public
ドキュメント目次

ステップ5: リビジョンの作成

PRデザインフローでは、 インテル® Quartus® Prime開発ソフトウェアのプロジェクト・リビジョン機能を使用します。初期デザインはベースリビジョンであり、FPGAでスタティック領域の境界とリコンフィグレーション可能な領域を定義します。

ベースリビジョンから、複数のリビジョンを作成します。これらのリビジョンには、PR領域のさまざまな実装が含まれています。ただし、すべてのPR実装リビジョンは、ベースリビジョンと同一の最上位の配置配線結果を使用します。

PRデザインをコンパイルするには、ペルソナごとにPR実装リビジョンを作成する必要があります。さらに、リビジョンごとにリビジョンタイプを割り当てる必要があります。使用可能なリビジョンタイプは次のとおりです。

  • Partial Reconfiguration - Base
  • Partial Reconfiguration - Persona Implementation

次の表で、各リビジョンのリビジョン名とリビジョンタイプを示します。

表 3.  リビジョン名とタイプ
リビジョン名 リビジョンタイプ
blinking_led.qsf Partial Reconfiguration - Base
blinking_led_default.qsf Partial Reconfiguration - Persona Implementation
blinking_led_slow.qsf Partial Reconfiguration - Persona Implementation
blinking_led_empty.qsf Partial Reconfiguration - Persona Implementation