AN 953: デザインのパーシャル・リコンフィグレーション: インテル® Agilex® FシリーズFPGA開発ボード用

ID 683849
日付 7/23/2021
Public
ドキュメント目次

デザインのパーシャル・リコンフィグレーション インテル® Agilex® FシリーズFPGA開発ボード用

更新対象:
インテル® Quartus® Prime デザインスイート 21.1
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
このアプリケーション・ノートでは、シンプルでフラットな (パーティション化されていない) デザインをパーシャル・リコンフィグレーション可能なデザインに変換し、そのデザインをインテル® Agilex® FシリーズFPGA開発ボードに実装する方法について説明します。

パーシャル・リコンフィグレーション (PR) 機能では、FPGAの一部のダイナミック・リコンフィグレーションを行いながら、残りのFPGAデザインは引き続き機能させることができます。複数のペルソナをデザイン内の特定領域に対して作成できます。このとき、その領域外のエリアの動作には影響を与えません。この手法が効果的なのは、システム内の複数の機能で同じFPGAデバイスのリソースを時分割で共有する場合です。 インテル® Quartus® Primeプロ・エディション開発ソフトウェアの現在のバージョンでは、パーシャル・リコンフィグレーションのための新しく簡素化されたコンパイルフローが導入されています。

パーシャル・リコンフィグレーションによって、次の利点がフラットデザインにもたらされます。
  • ランタイム・デザイン・リコンフィグレーションが可能です。
  • デザインのスケーラビリティーが向上します。
  • システムのダウンタイムを削減します。
  • デザインにおけるダイナミック・タイム・マルチプレクシング機能をサポートします。
  • ボードスペースを効率的に使用し、コストと消費電力を削減します。

このチュートリアルでは、ワークステーションの PCIe* スロットの外側にあるベンチで、インテルAgilex FシリーズFPGA開発ボードを使用します。