AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

ダウンロード PDF
ID 683838
日付 10/12/2020
Public
ドキュメント目次
ドキュメント目次 x
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線 x
1.1. FPGAへの配線をサポートしている インテル® Stratix® 10 HPSペリフェラル 1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例 1.3. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線の改訂履歴
1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例 x
1.2.1. 前提条件 1.2.2. はじめに 1.2.3. Platform Designerでの初期HDLの生成 1.2.4. トップレベル・ファイルの変更 1.2.5. SPIM0のピンの割り当ての追加 1.2.6. ハードウェアのプログラミング・ファイルのコンパイルと生成 1.2.7. U-Bootの構築 1.2.8. QSPIイメージの準備 1.2.9. Linuxの構築 1.2.10. Yocto Rootfsの構築 1.2.11. spidevテストプログラムの構築 1.2.12. SDカードイメージの作成 1.2.13. ボードの起動 1.2.14. SPIM0のテスト
1.2.1. 前提条件 x
1.2.1.1. ハードウェアの要件 1.2.1.2. ソフトウェアの要件
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

1.2.8. QSPIイメージの準備

次のコマンドは、 インテル® Quartus® Primeシェル内で実行する必要があります。次のコマンドを使用して、 インテル® Quartus® Primeシェルを起動します。 
~/intelFPGA_pro/20.3/embedded/embedded_command_shell.sh
cd ~/s10_spim_fpga
quartus_pfg -c s10_soc_devkit_ghrd/output_files/ghrd_1sx280lu2f50e2vg.sof flash_image.jic \
   -o device=MT25QU128 \
   -o flash_loader=1SX280LU3 \
   -o hps_path=u-boot-socfpga/spl/u-boot-spl-dtb.hex \
   -o mode=ASX4
レベル 2 の表題