AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

ダウンロード PDF
ID 683838
日付 10/12/2020
Public
ドキュメント目次
ドキュメント目次 x
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線 x
1.1. FPGAへの配線をサポートしている インテル® Stratix® 10 HPSペリフェラル 1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例 1.3. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線の改訂履歴
1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例 x
1.2.1. 前提条件 1.2.2. はじめに 1.2.3. Platform Designerでの初期HDLの生成 1.2.4. トップレベル・ファイルの変更 1.2.5. SPIM0のピンの割り当ての追加 1.2.6. ハードウェアのプログラミング・ファイルのコンパイルと生成 1.2.7. U-Bootの構築 1.2.8. QSPIイメージの準備 1.2.9. Linuxの構築 1.2.10. Yocto Rootfsの構築 1.2.11. spidevテストプログラムの構築 1.2.12. SDカードイメージの作成 1.2.13. ボードの起動 1.2.14. SPIM0のテスト
1.2.1. 前提条件 x
1.2.1.1. ハードウェアの要件 1.2.1.2. ソフトウェアの要件
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

1.2.13. ボードの起動

  1. SDカードのイメージをSDカードに書き込み、SDカードをスロットに挿入します。
  2. インテル® Stratix® 10 SoC開発キットを次のようにコンフィグレーションします。
    • SW1: 1: OFF、残り: ON
    • SW2: 1: ON 2: ON 3: ON 4: OFF (MSELをJTAGに設定)
    • SW3: すべてOFF
    • SW4: 1: ON 2: OFF 3: OFF 4: ON
  3. インテル® Quartus® Prime Programmerを使用して、QSPIフラッシュをプログラムします。 
    cd $TOP_FOLDER/
quartus_pgm -m jtag -o "pvi;flash_image.jic"
    注: 以前のデザインが実行されていない場合、または以前のデザインが正常に実行されている場合は、MSELをJTAGに設定する必要はありません。MSELはQSPIに設定したままにすることができ、QSPIフラッシュを正常にプログラムすることもできます。以前のデザインが実行されている場合は、jtagconfig を実行して、 インテル® Stratix® 10 (SDM) がJTAGスキャンチェーンの最初または2番目のどちらかを確認します。2番目の場合は、上記のコマンドを次のように変更します。 
    quartus_pgm -m jtag -o "pvi;flash_image.jic@2"
  4. MSELをQSPIに戻します。
    SW2: 1: ON 2: OFF 3: OFF 4: OFF
  5. 115200-8-N-1 設定を使用して、minicomなどのコンソールプログラムでUSBシリアルポートをボードに接続します。
  6. ボードの電源を入れ直します。
  7. U-Bootカウントダウン中に任意のキーを押して、U-Bootプロンプトで停止します。
  8. bridge enable U-Bootコマンドを実行して、ブリッジを開きます。
  9. run bootcmd を実行して、Linuxを起動します。
  10. Linuxが要求したら、rootを 「login」 に設定します。Linuxはパスワードを要求しません。
  11. Linuxの起動後、「login」 をrootに設定すると、パスワードが不要になります。 
    Poky (Yocto Project Reference Distro) 3.0.3 stratix10 /dev/ttyS0

stratix10 login: root
root@stratix10:~#
レベル 2 の表題