AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

ダウンロード PDF
ID 683838
日付 10/12/2020
Public
ドキュメント目次
ドキュメント目次 x
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線 x
1.1. FPGAへの配線をサポートしている インテル® Stratix® 10 HPSペリフェラル 1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例 1.3. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線の改訂履歴
1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例 x
1.2.1. 前提条件 1.2.2. はじめに 1.2.3. Platform Designerでの初期HDLの生成 1.2.4. トップレベル・ファイルの変更 1.2.5. SPIM0のピンの割り当ての追加 1.2.6. ハードウェアのプログラミング・ファイルのコンパイルと生成 1.2.7. U-Bootの構築 1.2.8. QSPIイメージの準備 1.2.9. Linuxの構築 1.2.10. Yocto Rootfsの構築 1.2.11. spidevテストプログラムの構築 1.2.12. SDカードイメージの作成 1.2.13. ボードの起動 1.2.14. SPIM0のテスト
1.2.1. 前提条件 x
1.2.1.1. ハードウェアの要件 1.2.1.2. ソフトウェアの要件
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例

Golden System Reference Design (GSRD) に基づいたこのデザイン例では、 インテル® Stratix® 10 SoC開発キットのリソースを使用し、FPGAインターフェイスへの インテル® Stratix® 10 HPS SPIM0ペリフェラル信号の配線を示します。

図 1.  インテル® Stratix® 10 SoCボードの高レベル配線レイアウトのデザイン例

このドキュメントの次の項では、HPSペリフェラルをFPGAインターフェイスに配線するために必要な情報を提供します。

レベル 2 の表題