AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

ダウンロード PDF
ID 683838
日付 10/12/2020
Public
ドキュメント目次
ドキュメント目次 x
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線 x
1.1. FPGAへの配線をサポートしている インテル® Stratix® 10 HPSペリフェラル 1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例 1.3. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線の改訂履歴
1.2. FPGAへの インテル® Stratix® 10 HPS IPインターフェイスのデザイン例 x
1.2.1. 前提条件 1.2.2. はじめに 1.2.3. Platform Designerでの初期HDLの生成 1.2.4. トップレベル・ファイルの変更 1.2.5. SPIM0のピンの割り当ての追加 1.2.6. ハードウェアのプログラミング・ファイルのコンパイルと生成 1.2.7. U-Bootの構築 1.2.8. QSPIイメージの準備 1.2.9. Linuxの構築 1.2.10. Yocto Rootfsの構築 1.2.11. spidevテストプログラムの構築 1.2.12. SDカードイメージの作成 1.2.13. ボードの起動 1.2.14. SPIM0のテスト
1.2.1. 前提条件 x
1.2.1.1. ハードウェアの要件 1.2.1.2. ソフトウェアの要件
1. AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

1.2.3. Platform Designerでの初期HDLの生成

  1. Quartus Prime Pro Editionナビゲーション・バーで、Tools > Platform Designerを選択します。
  2. Platform Designerウィンドウで、File > Open > qsys_top.qsys を選択します。
  3. System Viewタブで、s10_hpsをダブルクリックして、HPS Parametersウィンドウを開きます。
    図 2. System Contentsウィンドウ
  4. Pin Mux and Peripherals > Advanced > Advanced FPGA placementに移動し、SPIM0のRoute to FPGAボックスでYesを選択し、Apply Selectionsをクリックします。
  5. Export列をダブルクリックして、s10_hps.spim0 コンジットをエクスポートします。
  6. Export列をダブルクリックして、s10_hps.spim0_sclk_out コンジットをエクスポートします。
    図 3. エクスポートされた信号
  7. 新しいGPIOソフトIPを追加して、SPIチップセレクトとして使用します。
  8. 新しいコンポーネントのタイプPIO (Parallel I/O) Intel FPGA IPを追加して、spi_cs_pioという名前を付けて、次のようにコンフィグレーションします。
    • Width: 1
    • Direction: bidir
    • Enable individual bit setting/clearing: yes
    • Output Port Reset Value: 0x0000000000000001
    図 4. PIO設定
  9. spi_cs_pio.s1 のベースアドレスを0x0001_0000に変更して、他のIPとの競合を避けます。
  10. spi_cs_pio を次のように接続します。

    clk:: clk_100.out_clk へ接続

    reset:: rst_in.out_reset へ接続

    s1: s10_hps.h2f_lw_axi_master へ接続

    spi_cs_pio.external 接続をダブルクリックしてエクスポートし、コンジットspi_cs_pio.spi_cs_pio_external_connection_exportを作成します。

    図 5. PIOの接続
  11. Generate > Show Instantiation Templateに移動して、テンプレートをファイルに保存し、qsys_topの新しい信号名を取得します。
  12. Generateボタンをクリックして、システムを生成します。
レベル 2 の表題