AN 923: インテル® Stratix® 10 HPSペリフェラルのFPGAファブリックへの配線

ID 683838
日付 10/12/2020
Public

1.2.6. ハードウェアのプログラミング・ファイルのコンパイルと生成

Platform Designerシステムがセットアップされた後、トップレベルのRTLファイルが更新され、関連する信号ピンの位置が割り当てられてタイミングが制約され、デザインをコンパイルしてSOFプログラミング・ファイルを生成できます。

Quartus Prime Pro Editionナビゲーション・バーで、Processing > Start Compilationを選択して、SOFプログラミング・ファイルを生成します。