インテルのみ表示可能 — GUID: myt1395230348928
Ixiasoft
1. MAX® 10エンベデッド・マルチプライヤ・ブロックの概要
2. MAX® 10エンベデッド・マルチプライヤの機能とアーキテクチャ
3. MAX® 10エンベデッド・マルチプライヤ実装のガイド
4. MAX® 10のLPM_MULT(Multiplier)IPコア・リファレンス
5. MAX® 10のALTMULT_ACCUM(Multiply-Accumulate)IPコア・リファレンス
6. MAX® 10のALTMULT_ADD(Multiply-Adder)IPコア・リファレンス
7. MAX® 10のALTMULT_COMPLEX(Complex Multiplier)IPコア・リファレンス
A. MAX 10エンベデッド・マルチプライヤ・ユーザーガイドのアーカイブ
B. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイドの追加情報
インテルのみ表示可能 — GUID: myt1395230348928
Ixiasoft
2.1.3. 出力レジスタ
18ビットまたは36ビット・セクションのいずれかで出力レジスタを使用することにより、エンベデッド・マルチプライヤの出力を保持することができます。これはマルチプライヤの動作モードによって異なります。エンベデッド・マルチプライヤの各出力レジスタには、以下のコントロール信号が使用可能です。
- クロック
- クロック・イネーブル
- 非同期クリア
単一のエンベデッド・マルチプライヤ内のすべての入力レジスタと出力レジスタは、同一クロック、クロック・イネーブル、および非同期クリア信号によって供給されます。