MAX 10エンベデッド・マルチプライヤ・ユーザーガイド

ダウンロード PDF
ID 683467
日付 2/21/2017
Public
ドキュメント目次
ドキュメント目次 x
1. MAX® 10エンベデッド・マルチプライヤ・ブロックの概要 2. MAX® 10エンベデッド・マルチプライヤの機能とアーキテクチャ 3. MAX® 10エンベデッド・マルチプライヤ実装のガイド 4. MAX® 10のLPM_MULT（Multiplier）IPコア・リファレンス 5. MAX® 10のALTMULT_ACCUM（Multiply-Accumulate）IPコア・リファレンス 6. MAX® 10のALTMULT_ADD（Multiply-Adder）IPコア・リファレンス 7. MAX® 10のALTMULT_COMPLEX（Complex Multiplier）IPコア・リファレンス A. MAX 10エンベデッド・マルチプライヤ・ユーザーガイドのアーカイブ B. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイドの追加情報
2. MAX® 10エンベデッド・マルチプライヤの機能とアーキテクチャ x
2.1. エンベデッド・マルチプライヤのアーキテクチャ 2.2. エンベデッド・マルチプライヤの動作モード
2.1. エンベデッド・マルチプライヤのアーキテクチャ x
2.1.1. 入力レジスタ 2.1.2. マルチプライヤ・ステージ 2.1.3. 出力レジスタ
2.2. エンベデッド・マルチプライヤの動作モード x
2.2.1. 18ビット乗算器 2.2.2. 9ビット乗算器
3. MAX® 10エンベデッド・マルチプライヤ実装のガイド x
3.1. IPコアによって生成されるファイル
3.1. IPコアによって生成されるファイル x
3.1.1. Verilog HDLプロトタイプの位置 3.1.2. VHDLコンポーネント宣言の位置
4. MAX® 10のLPM_MULT（Multiplier）IPコア・リファレンス x
4.1. LPM_MULTパラメータ設定 4.2. 信号
5. MAX® 10のALTMULT_ACCUM（Multiply-Accumulate）IPコア・リファレンス x
5.1. ALTMULT_ACCUMパラメータ設定 ALTMULT_ACCUMポート
6. MAX® 10のALTMULT_ADD（Multiply-Adder）IPコア・リファレンス x
6.1. ALTMULT_ADDパラメータ設定 ALTMULT_ADDポート
7. MAX® 10のALTMULT_COMPLEX（Complex Multiplier）IPコア・リファレンス x
7.1. ALTMULT_COMPLEXパラメータ設定 7.2. 信号
B. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイドの追加情報 x
B.1. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイド改訂履歴
1. MAX® 10エンベデッド・マルチプライヤ・ブロックの概要
2. MAX® 10エンベデッド・マルチプライヤの機能とアーキテクチャ
3. MAX® 10エンベデッド・マルチプライヤ実装のガイド
4. MAX® 10のLPM_MULT（Multiplier）IPコア・リファレンス
5. MAX® 10のALTMULT_ACCUM（Multiply-Accumulate）IPコア・リファレンス
6. MAX® 10のALTMULT_ADD（Multiply-Adder）IPコア・リファレンス
7. MAX® 10のALTMULT_COMPLEX（Complex Multiplier）IPコア・リファレンス
A. MAX 10エンベデッド・マルチプライヤ・ユーザーガイドのアーカイブ
B. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイドの追加情報

5.1. ALTMULT_ACCUMパラメータ設定

オプションにはGeneral、Extra Modes、Multipliers、Accumulatorの4つのグループがあります。

表 9.  ALTMULT_ACCUMパラメータ - General この表は、 MAX® 10デバイスに適用可能なIPコアのパラメータをリストしています。　　　
GUIパラメータ パラメータ 条件 値 説明
What is the number of multipliers? NUMBER_OF_MULTIPLIERS — 1 デフォルトでは、1つのマルチプライヤのみがサポートされます。
All multipliers have similar configurations — — On デフォルトでは、すべてのマルチプライヤは同様のコンフィギュレーションを有します。
How wide should the A input buses be? WIDTH_A — 1～256 A入力バスの幅を指定します。
How wide should the B input buses be? WIDTH_B — 1～256 B入力バスの幅を指定します。
How wide should the ‘result’ output bus be? WIDTH_RESULT — 1～256 ‘result’出力バスの幅を指定します。
Create a 4th asynchronous clear input option — — OnまたはOff 4th非同期クリア入力オプションを作成する場合は、このオプションをオンにします。
Create an associated clock enable for each clock — — OnまたはOff 各クロックに関連するクロック・イネーブルを作成する場合は、このオプションをオンにします。
What is the representation format for A inputs? REPRESENTATION_A —
  • 符号あり
  • 符号なし
  • Variable
 A入力の表現形式を指定します。
‘signa’ input controls the sign (1 signed/0 unsigned) PORT_SIGNA Input Representation > What is the representation format for A inputs? = Variable More Options Highの‘signa’入力は符号付きを示し、Lowの‘signa’入力は符号なしを示します。
Register ‘signa’ input — Input Representation > More Options OnまたはOff ‘signa’入力のレジスタをイネーブルする場合は、このオプションをオンにします。
Add an extra pipeline register — Input Representation > More Options OnまたはOff 余分のパイプライン・レジスタをイネーブルする場合は、このオプションをオンにします。
Input Register > What is the source for clock input? SIGN_REG_A Input Representation > More Options Clock0～Clock3 クロック入力のソースを指定します。
Input Register > What is the source for asynchronous clear input? SIGN_ACLR_A Input Representation > More Options
  • Aclr0～Aclr2
  • None
 非同期クリア入力のソースを指定します。
Pipeline Register > What is the source for clock input? SIGN_PIPELINE_REG_A Input Representation > More Options Clock0～Clock3 クロック入力のソースを指定します。
Pipeline Register > What is the source for asynchronous clear input? SIGN_PIPELINE_ACLR_A Input Representation > More Options
  • Aclr0～Aclr2
  • None
 非同期クリア入力のソースを指定します。
What is the representation format for B inputs? REPRESENTATIONS_B —
  • 符号あり
  • 符号なし
  • Variable
 B入力の表現形式を指定します。
signb’ input controls the sign (1 signed/0 unsigned) PORT_SIGNB Input Representation > What is the representation format for B inputs? = Variable More Options Highの‘signb’入力は符号付きを示し、Lowの‘signb’入力は符号なしを示します。
Register ‘signb’ input — Input Representation > More Options OnまたはOff ‘signb’入力のレジスタをイネーブルする場合は、このオプションをオンにします。
Add an extra pipeline register — Input Representation > More Options OnまたはOff 余分のパイプライン・レジスタをイネーブルする場合は、このオプションをオンにします。
Input Register > What is the source for clock input? SIGN_REG_B Input Representation > More Options Clock0～Clock3 クロック入力のソースを指定します。
Input Register > What is the source for asynchronous clear input? SIGN_ACLR_B Input Representation > More Options
  • Aclr0～Aclr2
  • None
 非同期クリア入力のソースを指定します。
Pipeline Register > What is the source for clock input? SIGN_PIPELINE_REG_B Input Representation > More Options Clock0～Clock3 クロック入力のソースを指定します。
Pipeline Register > What is the source for asynchronous clear input? SIGN_PIPELINE_ACLR_B Input Representation > More Options
  • Aclr0～Aclr2
  • None
 非同期クリア入力のソースを指定します。
表 10.  ALTMULT_ACCUMパラメータ - Extra Modes
GUIパラメータ パラメータ 条件 値 説明
Create a shiftout output from A input of the last multiplier — — OnまたはOff 最後のマルチプライヤのA入力からshiftout出力を作成するには、このオプションをオンにします。
Create a shiftout output from B input of the last multiplier — — OnまたはOff 最後のマルチプライヤのB入力からshiftout出力を作成するには、このオプションをオンにします。
Add extra register(s) at the output — — On デフォルトでは、出力レジスタはアキュムレータ向けにイネーブルする必要があります。
What is the source for clock input? OUTPUT_REG Outputs Configuration > More Options Clock0～Clock3 出力でレジスタのクロック信号を指定します。
What is the source for asynchronous clear input? OUTPUT_ACLR Outputs Configuration > More Options
  • Aclr0～Aclr2
  • None
 出力でレジスタの非同期クリア信号を指定します。
Add [] extra latency to the output — Outputs Configuration > More Options 0、1、2、3、4、5、6、7、8、または12 出力に追加する余分のレイテンシを指定します。
Which multiplier-adder implementation should be used? DEDICATED_MULTIPLIER_CIRCUITRY —
  • Use the default implementation
  • Use dedicated multiplier circuitry（一部のファミリでは使用できません）
  • Use logic elements
 乗算器・加算器の実装方法を指定します。
表 11.  ALTMULT_ACCUMパラメータ設定 この表は、 MAX® 10デバイスに適用可能なIPコアのパラメータをリストしています。　　　
GUIパラメータ パラメータ 条件 値 説明
Register input A of the multiplier — — OnまたはOff マルチプライヤのレジスタ入力Aをイネーブルするには、オンにします。
What is the source for clock input? INPUT_REG_A
  • Input Configuration > Register input A of the multiplier = On
  • Input Configuration > More Options
 Clock0～Clock3 dataa[]ポートのクロック・ポートを指定します。
What is the source for asynchronous clear input? INPUT_ACLR_A
  • Input Configuration > Register input A of the multiplier = On
  • Input Configuration > More Options
  • Aclr0～Aclr2
  • None
 dataa[]ポートの非同期クリア・ポートを指定します。
Register input B of the multiplier — — OnまたはOff マルチプライヤのレジスタ入力Bをイネーブルするには、オンにします。
What is the source for clock input? INPUT_REG_B
  • Input Configuration > Register input B of the multiplier = On
  • Input Configuration > More Options
 Clock0～Clock3 datab[]ポートのクロック・ポートを指定します。
What is the source for asynchronous clear input? INPUT_ACLR_B
  • Input Configuration > Register input B of the multiplier = On
  • Input Configuration > More Options
  • Aclr0～Aclr2
  • None
 datab[]ポートの非同期クリア・ポートを指定します。
What is the input A of the multiplier connected to? — — Multiplier input デフォルトでは、マルチプライヤの入力Aは常にマルチプライヤの入力に接続されています。
What is the input B of the multiplier connected to? — — Multiplier input デフォルトでは、マルチプライヤの入力Bは常にマルチプライヤの入力に接続されています。
Register output of the multiplier — — OnまたはOff マルチプライヤのレジスタ出力をイネーブルするには、オンにします。
What is the source for clock input? MULTIPLIER_REG
  • Output Configuration > Register output of the multiplier = On
  • Output Configuration > More Options
 Clock0～Clock3 マルチプライヤの直後に続くレジスタのクロック信号を指定します。
What is the source for asynchronous clear input? MULTIPLIER_ACLR
  • Output Configuration > Register output of the multiplier = On
  • Output Configuration > More Options
  • Aclr0～Aclr2
  • None
 対応するマルチプライヤに続くレジスタの非同期クリア信号を指定します。
表 12.  ALTMULT_ACCUMパラメータ - Accumulator この表は、 MAX® 10デバイスに適用可能なIPコアのパラメータをリストしています。　　　
GUIパラメータ パラメータ 条件 値 説明
Create an ‘accum_sload’ input port — — OnまたはOff アキュムレータの値が定数であるかを動的に指定します。accum_sloadポートがHighの場合、マルチプライヤの出力はアキュムレータにロードされます。
Register ‘accum_sload’ input —
  • Accumulator > Create an ‘accum_sload’ input port = On
  • Accumulator > More Options
 OnまたはOff レジスタ‘accum_sload’入力をイネーブルするには、このオプションをオンにします。
Add an extra pipeline register —
  • Accumulator > Create an ‘accum_sload’ input port = On
  • Accumulator > More Options
 OnまたはOff 余分のパイプライン・レジスタをイネーブルする場合は、このオプションをオンにします。
Input Register > What is the source for clock input? ACCUM_SLOAD_REG
  • Accumulator > Create an ‘accum_sload’ input port = On
  • Accumulator > More Options
 Clock0～Clock3 accum_sloadポートのクロック信号を指定します。
Input Register > What is the source for asynchronous clear input? ACCUM_SLOAD_ACLR
  • Accumulator > Create an ‘accum_sload’ input port = On
  • Accumulator > More Options
  • Aclr0～Aclr2
  • None
 accum_sload入力の最初のレジスタの非同期クリア・ソースを指定します。
Pipeline Register > What is the source for clock input? ACCUM_SLOAD_PIPELINE_REG
  • Accumulator > Create an ‘accum_sload’ input port = On
  • Accumulator > More Options
 Clock0～Clock3 クロック入力のソースを指定します。
Pipeline Register > What is the source for asynchronous clear input? ACCUM_SLOAD_PIPELINE_ACLR
  • Accumulator > Create an ‘accum_soad’ input port = On
  • Accumulator > More Options
  • Aclr0～Aclr2
  • None
 非同期クリア入力のソースを指定します。
Create an ‘overflow’ output port — — OnまたはOff アキュムレータのOverflowポートです。
Add [] extra latency to the multiplier output EXTRA_MULTIPLIER_LATENCY — 0、1、2、3、4、5、6、7、8、または12 DSPブロックのマルチプライヤ部分におけるレイテンシのクロック・サイクル数を指定します。MULTIPLIER_REGパラメータが指定されている場合、指定されたクロック・ポートはレイテンシを追加するために使用されます。
レベル 2 の表題