インテルのみ表示可能 — GUID: myt1395230287247
Ixiasoft
1. MAX® 10エンベデッド・マルチプライヤ・ブロックの概要
2. MAX® 10エンベデッド・マルチプライヤの機能とアーキテクチャ
3. MAX® 10エンベデッド・マルチプライヤ実装のガイド
4. MAX® 10のLPM_MULT(Multiplier)IPコア・リファレンス
5. MAX® 10のALTMULT_ACCUM(Multiply-Accumulate)IPコア・リファレンス
6. MAX® 10のALTMULT_ADD(Multiply-Adder)IPコア・リファレンス
7. MAX® 10のALTMULT_COMPLEX(Complex Multiplier)IPコア・リファレンス
A. MAX 10エンベデッド・マルチプライヤ・ユーザーガイドのアーカイブ
B. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイドの追加情報
インテルのみ表示可能 — GUID: myt1395230287247
Ixiasoft
2.1.1. 入力レジスタ
マルチプライヤの動作モードに応じて、各マルチプライヤ入力信号を次のいずれかに送信することができます。
- 入力レジスタ
- 9ビットまたは18ビット・セクションのマルチプライヤ
各マルチプライヤ入力信号は、レジスタを介して他の入力信号から独立して送信することができます。たとえば、レジスタを介してマルチプライヤData A信号を送信したり、Data B信号を直接マルチプライヤに送信したりすることが可能です。
エンベデッド・マルチプライヤの各入力レジスタには、以下のコントロール信号が使用可能です。
- クロック
- クロック・イネーブル
- 非同期クリア
単一のエンベデッド・マルチプライヤ内のすべての入力レジスタと出力レジスタは、同一クロック、クロック・イネーブル、および非同期クリア信号によって供給されます。