MAX 10エンベデッド・マルチプライヤ・ユーザーガイド

ダウンロード PDF
ID 683467
日付 2/21/2017
Public
ドキュメント目次
ドキュメント目次 x
1. MAX® 10エンベデッド・マルチプライヤ・ブロックの概要 2. MAX® 10エンベデッド・マルチプライヤの機能とアーキテクチャ 3. MAX® 10エンベデッド・マルチプライヤ実装のガイド 4. MAX® 10のLPM_MULT（Multiplier）IPコア・リファレンス 5. MAX® 10のALTMULT_ACCUM（Multiply-Accumulate）IPコア・リファレンス 6. MAX® 10のALTMULT_ADD（Multiply-Adder）IPコア・リファレンス 7. MAX® 10のALTMULT_COMPLEX（Complex Multiplier）IPコア・リファレンス A. MAX 10エンベデッド・マルチプライヤ・ユーザーガイドのアーカイブ B. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイドの追加情報
2. MAX® 10エンベデッド・マルチプライヤの機能とアーキテクチャ x
2.1. エンベデッド・マルチプライヤのアーキテクチャ 2.2. エンベデッド・マルチプライヤの動作モード
2.1. エンベデッド・マルチプライヤのアーキテクチャ x
2.1.1. 入力レジスタ 2.1.2. マルチプライヤ・ステージ 2.1.3. 出力レジスタ
2.2. エンベデッド・マルチプライヤの動作モード x
2.2.1. 18ビット乗算器 2.2.2. 9ビット乗算器
3. MAX® 10エンベデッド・マルチプライヤ実装のガイド x
3.1. IPコアによって生成されるファイル
3.1. IPコアによって生成されるファイル x
3.1.1. Verilog HDLプロトタイプの位置 3.1.2. VHDLコンポーネント宣言の位置
4. MAX® 10のLPM_MULT（Multiplier）IPコア・リファレンス x
4.1. LPM_MULTパラメータ設定 4.2. 信号
5. MAX® 10のALTMULT_ACCUM（Multiply-Accumulate）IPコア・リファレンス x
5.1. ALTMULT_ACCUMパラメータ設定 ALTMULT_ACCUMポート
6. MAX® 10のALTMULT_ADD（Multiply-Adder）IPコア・リファレンス x
6.1. ALTMULT_ADDパラメータ設定 ALTMULT_ADDポート
7. MAX® 10のALTMULT_COMPLEX（Complex Multiplier）IPコア・リファレンス x
7.1. ALTMULT_COMPLEXパラメータ設定 7.2. 信号
B. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイドの追加情報 x
B.1. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイド改訂履歴
1. MAX® 10エンベデッド・マルチプライヤ・ブロックの概要
2. MAX® 10エンベデッド・マルチプライヤの機能とアーキテクチャ
3. MAX® 10エンベデッド・マルチプライヤ実装のガイド
4. MAX® 10のLPM_MULT（Multiplier）IPコア・リファレンス
5. MAX® 10のALTMULT_ACCUM（Multiply-Accumulate）IPコア・リファレンス
6. MAX® 10のALTMULT_ADD（Multiply-Adder）IPコア・リファレンス
7. MAX® 10のALTMULT_COMPLEX（Complex Multiplier）IPコア・リファレンス
A. MAX 10エンベデッド・マルチプライヤ・ユーザーガイドのアーカイブ
B. MAX® 10エンベデッド・マルチプライヤ・ユーザーガイドの追加情報

7.1. ALTMULT_COMPLEXパラメータ設定

オプションには、GeneralとImplementation Style/Pipeliningの2つのグループがあります。

表 20.  ALTMULT_COMPLEXパラメータ - General この表は、 MAX® 10デバイスに適用可能なIPコアのパラメータをリストしています。　　　
GUIパラメータ パラメータ 条件 値 説明
How wide should the A input buses be? WIDTH_A — 1～256 A入力バスの幅を指定します。
How wide should the B input buses be? WIDTH_B — 1～256 B入力バスの幅を指定します。
How wide should the ‘result’ output bus be? WIDTH_RESULT — 1～256 ‘result’出力バスの幅を指定します。
What is the representation format for A inputs? REPRESENTATION_A —
  • 符号あり
  • 符号なし
 A入力の表現形式を指定します。
What is the representation format for B inputs? REPRESENTATIONS_B —
  • 符号あり
  • 符号なし
 B入力の表現形式を指定します。
表 21.  ALTMULT_COMPLEXパラメータ - Implementation Style/Pipelining この表は、 MAX® 10デバイスに適用可能なIPコアのパラメータをリストしています。　　　
GUIパラメータ パラメータ 条件 値 概要
Which implementation style should be used? IMPLEMENTATION_STYLE — Automatically select a style for best trade-off for the current settings デフォルトでは、 MAX® 10デバイスのための自動選択が選択されています。 Quartus® Primeソフトウェアは、選択したデバイス・ファミリと入力幅に基づいて最適な実装方法を決定します。
Output latency [] clock cycles PIPELINE — 0-14 出力レイテンシのクロック・サイクル数を指定します。
Create an asynchronous Clear input — — OnまたはOff 複素数マルチプライヤの非同期クリアを指定します。aclrポートがHighにアサートされる場合、機能を非同期にクリアします。
Create clock enable input — — OnまたはOff 複素数マルチプライヤのクロック・ポートのアクティブHighクロック・イネーブルを指定します。
レベル 2 の表題