インテルのみ表示可能 — GUID: ewa1462820675646
Ixiasoft
1.3.1. メモリースペースまたは I/O 内のシリアルの等価性
単一メモリースペースまたは I/O 内では、コンポーネントへの各コール、つまり、start信号がアサートされ、busy信号がディアサートされるサイクルごとに、関数プロトコル・インターフェイスで前の関数コールが完全に実行されたかのように動作します。
単一共有メモリースペースを表示する場合、複数の関数コールが順次実行されると考える必要があります。この場合、done信号がアサートされると、ハードウェアのコンポーネント呼び出しの結果は次のコンポーネント呼び出しと外部システムの両方からの可視化が保証されます。
関連する依存性の並列実行を許容する場合、HLSコンパイラーはパイプライン並列化を利用してコンポーネント呼び出しを実行し、並列にループ反復処理を行います。HLSコンパイラーはコンポーネント呼び出しに広がる依存性のトラックし続けるハードウェアを生成するため、メモリースペースに広がるシリアルの等価性を保証しながらパイプライン並列化をサポートすることができます。I/O 命令間の順序は保証されません。